[發明專利]用于執行檢查以優化指令流的裝置和方法

有效

• 申請號: 201580063586.9
• 申請日: 2015-11-23
• 公開（公告）號: CN107003840B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: J·考博爾;R·N·哈內克;W·E·費格森;T·巴拉密;A·A·特維特;D·R·布拉德福德;M·費瑞;J·張
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 何焜

1.一種處理器，包括：

算術邏輯單元ALU，用于執行使用一個或多個源操作數的多個數學指令；

指令檢查邏輯，用于評估當前數學指令的所述源操作數，并且用于基于評估來確定是執行包括由所述ALU執行所述當前數學指令的默認序列的操作，還是跳轉到適于為具有特定類型的源操作數的所述數學指令提供結果的替代序列的操作，所述特定類型的源操作數包括非正規的操作數、等于無窮大、是非數(NaN)和/或導致除以零，所述替代序列的操作通過使用比所述默認序列的操作更少的時間而更有效地執行，

其中，當執行對所述源操作數的評估時，所述指令檢查邏輯用于生成指示是否執行所述替代序列的默認序列的向量輸出。

2.如權利要求1所述的處理器，其特征在于，所述當前數學指令包括具有由所述源操作數指定的分子和分母的除法指令，以及其中所述指令檢查邏輯用于響應于所述分子或所述分母是非正規的操作數、等于無窮大、是非數(NaN)操作數和/或導致除以零而引起到所述替代序列的操作的跳轉。

3.如權利要求2所述的處理器，其特征在于，所述指令檢查邏輯用于在所述處理器中設置一個或多個異常標志，包括除以零(ZE)、無效操作(IE)和/或非正規的操作數(DE)。

4.如權利要求1所述的處理器，其特征在于，所述當前數學指令包括具有對其執行平方根操作的源操作數值的平方根指令，其中所述指令檢查邏輯用于響應于所述源操作數是負數、是非正規的操作數、等于無窮大和/或是非數(NaN)操作數而引起到所述替代序列的操作的跳轉。

5.如權利要求1所述的處理器，其特征在于，所述當前數學指令包括具有對其執行平方根操作的源操作數值x的平方根指令，其中所述指令檢查邏輯用于響應于BiasExponent(x)≤2*精度或BiasExponent(x)＝2*偏移而引起到所述替代序列的操作的跳轉。

6.如權利要求1所述的處理器，其特征在于，所述指令檢查邏輯進一步用于生成通知會被所述替代序列處理的元素的掩碼輸出。

7.如權利要求6所述的處理器，其特征在于，所述指令檢查邏輯進一步用于生成每個計算的異常標志輸出以用于指示由于對所述源操作數執行數學操作而產生的一個或多個異常。

8.如權利要求1所述的處理器，其特征在于，所述默認序列的操作包括默認序列的指令或微操作，以及其中所述替代序列的操作包括替代序列的指令或微操作。

9.一種用于指令處理的方法，包括：

獲得當前數學指令的一個或多個源操作數；

評估所述當前數學指令的所述源操作數；

基于評估，確定是執行包括執行所述當前數學指令的默認序列的操作，還是跳轉到適于為具有特定類型的源操作數的所述數學指令提供結果的替代序列的操作，所述特定類型的源操作數包括非正規的操作數、等于無窮大、是非數(NaN)和/或導致除以零，所述替代序列的操作通過使用比所述默認序列的操作更少的時間而更有效地執行，

其中，所述方法還包括，當執行對所述源操作數的評估時,生成指示是否執行所述替代序列的默認序列的向量輸出。

10.如權利要求9所述的方法，其特征在于，所述當前數學指令包括具有由所述源操作數指定的分子和分母的除法指令，以及其中所述方法包括響應于所述分子或所述分母是非正規的操作數、等于無窮大、是非數(NaN)操作數和/或導致除以零而跳轉到所述替代序列的操作。

11.如權利要求10所述的方法，進一步包括在所述方法中設置一個或多個異常標志，包括除以零(ZE)、無效操作(IE)和/或非正規的操作數(DE)。