[發明專利]半導體裝置

有效

• 申請號: 201580061372.8
• 申請日: 2015-08-03
• 公開（公告）號: CN107112360B
• 公開（公告）日: 2020-05-01
• 發明（設計）人: 齋藤順;永岡達司;青井佐智子;渡邊行彥;宮原真一朗;金村高司
• 申請（專利權）人: 豐田自動車株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/12
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 王兆陽;蘇卉

半導體裝置(1)具備：在表面形成有溝槽(30)的半導體基板(10)；覆蓋溝槽(30)的內表面的柵極絕緣膜(51)；及配置在溝槽(30)的內部并通過柵極絕緣膜(51)而與半導體基板(10)絕緣的柵極電極(52)。半導體基板(10)具備：與覆蓋溝槽(30)的兩側面的柵極絕緣膜(51)相接的n型的源極區域(11)；形成在源極區域(11)的下方并與覆蓋溝槽(30)的兩側面的柵極絕緣膜(51)相接的p型的基極區域(12)；及形成在基極區域(12)的下方并與覆蓋溝槽(30)的兩側面(31、32)和底面(40)的柵極絕緣膜(51)相接的n型的漂移區域(15)。溝槽(30)的底面(40)以在短邊方向上中心部(43)比周緣部(44)向上突出的方式形成。覆蓋周緣部(44)的柵極絕緣膜(51)的厚度比覆蓋中心部(43)的柵極絕緣膜(51)的厚度厚。

技術領域

本說明書公開的技術涉及半導體裝置。

背景技術

專利文獻1(日本特開2009-188221號公報)的半導體裝置具備：形成有溝槽的半導體基板；覆蓋溝槽的內表面的柵極絕緣膜；及配置在溝槽的內部的柵極電極。半導體基板具備：與柵極絕緣膜相接的n型的源極區域；形成在源極區域的下方并與柵極絕緣膜相接的p型的基極區域；及形成在基極區域的下方并與柵極絕緣膜相接的n型的漂移區域。溝槽的底面以中心部比周緣部向上突出的方式形成。

在專利文獻1的半導體裝置中，通過基極區域與漂移區域的pn結來形成空乏層。空乏層向漂移區域的內部擴展，并擴展至溝槽的底面的周圍。而且，空乏層從溝槽的底面的周緣部側朝向中心部側進展。在上述的結構中，溝槽的底面的中心部向上方突出，因此對于溝槽的底面的緊下方的漂移區域，從兩周緣部側朝向中心部側而從兩方向施加電壓。因此，能促進溝槽的底面的緊下方的漂移區域的空乏化。由此，在溝槽的底面的下方形成的空乏層的電容下降，反饋電容下降，因此能夠降低半導體裝置的開關損失。

發明內容

發明要解決的課題

在專利文獻1的半導體裝置中，當覆蓋溝槽的底面的柵極絕緣膜的厚度變薄時，能夠進一步促進溝槽的底面的緊下方的漂移區域的空乏化。然而，當單純地減薄溝槽的底面的柵極絕緣膜時，柵極絕緣膜的電容增大，反饋電容增大，因此半導體裝置的開關損失增大。而且，當單純地減薄柵極絕緣膜時，柵極絕緣膜的耐壓下降，柵極絕緣膜的壽命下降。

因此，本說明書的目的在于提供一種能夠確保覆蓋溝槽的底面的柵極絕緣膜的耐壓并抑制開關損失的半導體裝置。

用于解決課題的方案

本說明書公開的半導體裝置具備：半導體基板，在表面形成有溝槽；柵極絕緣膜，覆蓋溝槽的內表面；及柵極電極，配置在溝槽的內部。半導體基板具備：第一導電型的第一區域，與覆蓋所述溝槽的兩側面的柵極絕緣膜相接；第二導電型的第二區域，形成在第一區域的下方，且與覆蓋所述溝槽的兩側面的柵極絕緣膜相接；及第一導電型的第三區域，形成在第二區域的下方，且與覆蓋溝槽的兩側面和底面的柵極絕緣膜相接。溝槽的底面以在短邊方向上中心部比周緣部向上突出的方式形成。覆蓋周緣部的柵極絕緣膜的厚度比覆蓋中心部的柵極絕緣膜的厚度厚。

根據這樣的結構，空乏層從第二導電型的第二區域與第一導電型的第三區域的交界向周圍擴展。空乏層向第三區域的內部擴展，擴展至溝槽的底面的周圍。而且，空乏層從溝槽的底面的周緣部側向中心部側進展。在上述的半導體裝置中，以溝槽的底面的中心部比周緣部向上突出的方式形成，因此在空乏層向溝槽的底面的中心部側進展時，等電位線(面)成為以沿著溝槽的底面的形狀的方式延伸的狀態。此時，溝槽的底面的中心部向上突出而周緣部向下突出，因此電場集中于突出的周緣部的附近。然而，在上述的半導體裝置中，覆蓋溝槽的底面的周緣部的柵極絕緣膜的厚度比覆蓋中心部的柵極絕緣膜的厚度厚。由此，能夠提高溝槽的底面的周緣部的柵極絕緣膜的耐壓，能夠抑制劣化。