[發(fā)明專利]執(zhí)行封裝后修整的設(shè)備及方法有效
| 申請?zhí)枺?/td> | 201580061008.1 | 申請日: | 2015-11-09 |
| 公開(公告)號: | CN107148650B | 公開(公告)日: | 2021-03-16 |
| 發(fā)明(設(shè)計(jì))人: | 艾倫·J·威爾遜;杰佛里·P·萊特 | 申請(專利權(quán))人: | 美光科技公司 |
| 主分類號: | G11C7/20 | 分類號: | G11C7/20;G11C11/4072;G11C16/20;G11C29/02;G11C7/22;G11C11/4076;G11C11/4093;G11C16/06;G11C17/18 |
| 代理公司: | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人: | 路勇 |
| 地址: | 美國愛*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 執(zhí)行 封裝 修整 設(shè)備 方法 | ||
存儲器裸片可經(jīng)堆疊以形成三維集成電路。舉例來說,穿硅通孔TSV可允許信號垂直地穿過所述三維集成電路。本文中揭示執(zhí)行存儲器裸片的封裝后修整的設(shè)備及方法,其在所述存儲器裸片經(jīng)堆疊之后有利地允許所述存儲器裸片被修整,使得測試及修整特性相對接近實(shí)際上將遇到的情況。
技術(shù)領(lǐng)域
本發(fā)明大體上涉及電子裝置。特定來說,本發(fā)明涉及存儲器裝置。
背景技術(shù)
集成電路的性能受制于許多變量,包含制造工藝可變性。為補(bǔ)償所述制造工藝可變性,通常在制造期間“修整”集成電路。將期望改進(jìn)所述修整過程來提高產(chǎn)量。
附圖說明
提供這些圖式及本文中的相關(guān)聯(lián)描述來說明本發(fā)明的特定實(shí)施例且并非希望為限制性。
圖1說明包含穿硅通孔(TSV)的裸片的堆疊。
圖2說明測試裝備及芯片上系統(tǒng)的實(shí)例。
圖3是包含封裝后修整的存儲器裝置的部分的實(shí)施例的框圖。
圖4是包含封裝后修整及軟封裝后修整的存儲器裝置的部分的一個(gè)實(shí)施例的框圖。
圖5是大體上說明用于封裝后修整的過程的一個(gè)實(shí)施例的流程圖。
圖6是大體上說明用于軟封裝后修整的過程的一個(gè)實(shí)施例的流程圖。
具體實(shí)施方式
雖然本文中描述特定實(shí)施例,但是所屬領(lǐng)域的一般技術(shù)人員將明白本發(fā)明的其它實(shí)施例,包含不提供本文中所闡明的全部優(yōu)勢及特征的實(shí)施例。
圖1說明三維(3D)集成電路100,其包含存儲器裸片102、104、106、108的堆疊及再驅(qū)動層110。雖然說明為具有4個(gè)存儲器裸片102、104、106、108,但是所述堆疊中存儲器裸片的數(shù)目可在兩個(gè)或兩個(gè)以上的非常廣范圍中變化。存儲器裸片102、104、106、108可包含穿硅通孔(TSV),其允許信號以垂直方式穿過所述堆疊的各種裸片。所述TSV的部分可用以形成用于地址及/或數(shù)據(jù)的總線。這允許存儲器的相對密集封裝用于應(yīng)用(例如,芯片上系統(tǒng)(SOC)或系統(tǒng)級封裝(SIP)應(yīng)用)。所述存儲器可為動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)、快閃存儲器、電可擦除只讀存儲器(EEPROM)、相變存儲器(PCM)或類似者。
常規(guī)上,存儲器裸片102、104、106、108經(jīng)個(gè)別地測試且如果經(jīng)修整那么在封裝于3D集成電路中之前進(jìn)行修整。然而,歸因于堆疊,制造及測試期間的條件可與現(xiàn)場使用期間遇到的條件大為不同。舉例來說,歸因于來自其它裸片的寄生電容,在連接到所述TSV的接觸件上可存在更多寄生電容。在另一實(shí)例中,待布置于堆疊中的其它存儲器裸片的數(shù)目可能未知。在另一實(shí)例中,存儲器裸片在堆疊內(nèi)的位置可能未知。測試與操作之間的此失配可導(dǎo)致系統(tǒng)級測試期間的故障或現(xiàn)場故障。此類故障可包含(例如)DRAM不在其額定規(guī)格處可靠地操作。本文中揭示執(zhí)行存儲器的封裝后修整的設(shè)備及方法,其有利地允許所述存儲器裸片以更接近或相同于現(xiàn)場使用的配置而修整。這可有利地允許芯片上系統(tǒng)以其全速而非以經(jīng)減小速度或具有額外延時(shí)來操作所述DRAM。
圖2說明測試裝備202及芯片上系統(tǒng)204的實(shí)例。所說明芯片上系統(tǒng)204包含CPU210、DRAM堆疊212、顯示處理器214、接口216、控制器218及音頻處理器220。芯片上系統(tǒng)配置可廣泛變化且可使用額外或更少接口設(shè)備。另外,雖然在DRAM的堆疊的背景中說明DRAM堆疊212,但是還可堆疊其它類型的存儲器(例如快閃存儲器)。當(dāng)在組裝到所述芯片上系統(tǒng)中之后測試并修整DRAM堆疊212時(shí),可在DRAM堆疊212的所述存儲器裝置將在其中操作的實(shí)際環(huán)境中測試所述存儲器裝置。
測試裝備202可通過(例如)提供測試模式到DRAM堆疊212并監(jiān)測誤差、通過上傳可執(zhí)行代碼用于內(nèi)建自我測試、監(jiān)測總線上的信號及類似者而執(zhí)行存儲器測試。所屬領(lǐng)域的一般技術(shù)人員熟知存儲器測試技術(shù)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于美光科技公司,未經(jīng)美光科技公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201580061008.1/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 以注射方式執(zhí)行死刑的自動執(zhí)行車的執(zhí)行床
- 過程執(zhí)行裝置、過程執(zhí)行方法以及過程執(zhí)行程序
- 用以執(zhí)行跳舞電子游戲的執(zhí)行系統(tǒng)及其執(zhí)行方法
- 策略執(zhí)行系統(tǒng)及其執(zhí)行方法
- 腳本執(zhí)行系統(tǒng)和腳本執(zhí)行方法
- 命令執(zhí)行設(shè)備、命令執(zhí)行系統(tǒng)、命令執(zhí)行方法以及命令執(zhí)行程序
- 程序執(zhí)行裝置、程序執(zhí)行系統(tǒng)以及程序執(zhí)行方法
- 處理執(zhí)行設(shè)備和由該處理執(zhí)行設(shè)備執(zhí)行的方法
- 有序任務(wù)的執(zhí)行方法、執(zhí)行裝置和執(zhí)行系統(tǒng)
- 執(zhí)行器(閥門執(zhí)行器)
- 傳感設(shè)備、檢索設(shè)備和中繼設(shè)備
- 簽名設(shè)備、檢驗(yàn)設(shè)備、驗(yàn)證設(shè)備、加密設(shè)備及解密設(shè)備
- 色彩調(diào)整設(shè)備、顯示設(shè)備、打印設(shè)備、圖像處理設(shè)備
- 驅(qū)動設(shè)備、定影設(shè)備和成像設(shè)備
- 發(fā)送設(shè)備、中繼設(shè)備和接收設(shè)備
- 定點(diǎn)設(shè)備、接口設(shè)備和顯示設(shè)備
- 傳輸設(shè)備、DP源設(shè)備、接收設(shè)備以及DP接受設(shè)備
- 設(shè)備綁定方法、設(shè)備、終端設(shè)備以及網(wǎng)絡(luò)側(cè)設(shè)備
- 設(shè)備、主設(shè)備及從設(shè)備
- 設(shè)備向設(shè)備轉(zhuǎn)發(fā)





