[發明專利]極紫外波長范圍的掩模的制造方法、掩模和設備

有效

• 申請號: 201580058065.4
• 申請日: 2015-08-26
• 公開（公告）號: CN107148596B
• 公開（公告）日: 2020-12-15
• 發明（設計）人: J-H.彼得斯;J.F.布魯姆里奇;A.加雷托;R.卡佩利
• 申請（專利權）人: 卡爾蔡司SMT有限責任公司
• 主分類號: G03F1/22
• 分類號: G03F1/22;G03F1/24;G03F1/72;G03F1/84
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王蕊瑞

一種由掩模坯體(250，350，550，950)制造極紫外波長范圍的掩模的方法，所述掩模坯體具有缺陷(220，320，520，620，920)，其中，所述方法包括下列步驟：a.將所述缺陷(220，320，520，620，920)歸類為至少一個第一組和第二組；b.優化掩模坯體(250，350，550，950)上的吸收體圖案(170)的布置，以通過布置的吸收體圖案(170)補償最大數量的第一組的缺陷；以及c.將優化的吸收體圖案(170)施加到掩模坯體(250，350，550，950)。

技術領域

本發明涉及處理EUV掩模坯體的缺陷。

背景技術

作為在半導體工業中日益增長的集成密度的結果，光刻掩模必需將日益更小的結構成像在晶片上。為了考慮到該趨勢，光刻設備的曝光波長偏移至甚至更短的波長。未來的光刻系統以極紫外(EUV)范圍(優選地但是并不僅僅在10nm至15nm的范圍中)中的波長操作。EUV波長范圍對未來的光刻系統的光路中的光學元件的精度有巨大的要求。這些光學元件希望是反射光學元件，因為當前已知的材料在EUV范圍中的折射率基本上等于1。

EUV掩模坯體包括呈現少熱膨脹的基底，比如石英。包括大約40至60雙層(例如包含硅(Si)和鉬(Mo))的多層結構施加到基底，所述層充當電介質反射鏡。EUV光刻掩模或簡單的EUV掩模通過施加到多層結構的吸收體結構由掩模坯體制造，吸收體結構吸收入射的EUV光子。

由于極短的波長，甚至多層結構的微小不平坦呈現在借助EUV掩模曝光的晶片的像差中。在將多層結構沉積在基底上期間，基底表面的微小不平坦通常在多層結構中傳播。因此，有必要使用基底來制造表面粗糙度小于2nm(λ_EUV/4≤4nm)的EUV掩模。目前，不可能制造滿足這些關于基底表面的平面度要求的基底。小的基底缺陷(≤20nm)當前被認為是化學機械拋光工藝(CMP)固有的。

如已所提及的，基底表面的不平坦在多層結構的沉積期間在多層結構中傳播。在該情況下，基底的缺陷可以基本上不變地傳播穿過基底。而且，對于基底缺陷，可以尺寸縮小或增大的方式在多層結構中傳播。除了由基底導致的缺陷，在沉積多層結構期間，額外的缺陷可出現在多層結構本身中。這可例如作為沉積在基底表面上或單獨層之間和/或多層結構表面上的粒子的結果而發生。而且，缺陷可作為有缺陷的層序列的結果而出現在多層結構中。因此，總體上，存在于多層結構中的缺陷的數量通常大于存在于基底表面上的數量。

在下文中，具有施加的多層結構和沉積在其上的覆蓋層的基底稱為掩模坯體。然而，原則上，結合本發明，其它掩模坯體也是可設想的。

掩模坯體的缺陷一般在沉積多層結構之后測量。在曝光由掩模坯體制造的EUV掩模時在晶片上可見的缺陷(可印刷缺陷)在正常情況下被補償或修復。補償缺陷在此意味著所述缺陷基本上由吸收體圖案的元件覆蓋，使得在使用EUV掩模曝光晶片時該缺陷實際上不再可見。

J.Burns和M.Abbas在由M.W.Montgomery、W.Maurer編輯的Photomask Technology2010，，Proc.of SPIE Vol.7823，782340-1-782340-5的出版物“EUV mask defectmitigation through pattern placement”描述了檢索匹配預定掩模布局的掩模坯體以及相對于預定掩模布局對準選定掩模坯體。