[發(fā)明專利]用于在管芯到管芯接口處提供數(shù)據(jù)通道的系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 201580053883.5
• 申請日: 2015-09-17
• 公開（公告）號: CN107111331B
• 公開（公告）日: 2018-11-30
• 發(fā)明（設(shè)計）人: L·R·彼得森;T·C·布萊恩;A·L·S·洛克;T·T·蔚;G·F·林奇;S·R·科諾
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: G06F1/10
• 分類號: G06F1/10
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳煒;袁逸

一種電路，包括具有暴露的數(shù)據(jù)節(jié)點的第一陣列的第一管芯、以及具有暴露的數(shù)據(jù)節(jié)點的第二陣列的第二管芯，其中，第一陣列的給定數(shù)據(jù)節(jié)點對應(yīng)于第二陣列上的相應(yīng)數(shù)據(jù)節(jié)點，進一步其中，第一陣列和第二陣列共享數(shù)據(jù)節(jié)點的空間布置，其中，第一管芯在第一陣列的第一側(cè)上具有用于第一陣列中的每個數(shù)據(jù)節(jié)點的數(shù)據(jù)輸入和順序邏輯電路，并且其中，第二管芯在第二陣列的第二側(cè)上具有用于第二陣列中的每個數(shù)據(jù)節(jié)點的數(shù)據(jù)輸出和順序邏輯電路，第一側(cè)和第二側(cè)不同。

L·R·彼得森、T·C·布萊恩、A·L·S·洛克、T·T·蔚、G·F·林奇、S·R·科諾

技術(shù)領(lǐng)域

本申請涉及管芯到管芯(die-to-die)接口，并且更具體而言，涉及用于在管芯到管芯接口處提供數(shù)據(jù)通道的系統(tǒng)和方法。

背景

納入多個管芯的封裝系統(tǒng)正得到越來越多的關(guān)注。多管芯封裝使用管芯到管芯鏈路來實現(xiàn)管芯之間的通信。考慮到由新的高級封裝技術(shù)實現(xiàn)的連通密度，管芯到管芯鏈路通常必須支持非常大的聚集數(shù)據(jù)帶寬，并且偏好經(jīng)轉(zhuǎn)發(fā)時鐘的并行總線架構(gòu)。

一些常規(guī)系統(tǒng)包括其中每個管芯具有用于數(shù)據(jù)觸點的多個暴露于外部的觸點(例如，通孔)的架構(gòu)。每個管芯上的至少一個另一暴露于外部的觸點將用于時鐘信號。每個數(shù)據(jù)觸點與某種順序邏輯電路相關(guān)聯(lián)，例如，捕捉所傳送數(shù)據(jù)或者傳送所存儲數(shù)據(jù)的觸發(fā)器。在傳送側(cè)，在暴露于外部的時鐘節(jié)點處提供時鐘，并且隨后將該時鐘管芯到管芯地傳遞到另一管芯上的接收側(cè)時鐘節(jié)點。

此類常規(guī)架構(gòu)可以包括將觸發(fā)器直接放置在其相應(yīng)觸點的下方或者非常接近其相應(yīng)觸點。觸發(fā)器隨后在每個管芯處由時鐘樹進行時鐘定時。暴露于外部的觸點可布置在陣列中，該陣列可覆蓋每個管芯的相對大的表面積。由此，時鐘樹可以相對較大，因為它們各自在與其相應(yīng)觸點陣列的大小一致的區(qū)域上分發(fā)時鐘。換句話說，在此類現(xiàn)有技術(shù)系統(tǒng)中，順序邏輯電路不是局部化的，而是分布在觸點陣列的區(qū)域上。

然而，在包括分布式觸發(fā)器的系統(tǒng)中的時鐘樹可能需要對于一些比特使用較長的金屬跡線，從而在整體上增加時鐘樹中的金屬和電容的總量、因此增加功耗。由此在現(xiàn)有技術(shù)中存在對改善的管芯到管芯接口的需求。

概覽

提供了用于管芯到管芯接口的電路。各個實施例使管芯到管芯電路系統(tǒng)局部化，從而允許較小的時鐘樹(較短的時鐘布線、較低的時鐘功率等等)，并且隨后將電路輸出分發(fā)或“扇出”到在傳送側(cè)陣列上在空間上更加分開的觸點。在接收側(cè)，此類實施例按使得扇出和扇入布線長度的總和對于每個數(shù)據(jù)比特基本上相同的方式，將來自接收方側(cè)管芯上在空間上分開的觸點的信號收集到另一局部化區(qū)域，即，“扇入”信號。

在一個示例中，一種多管芯封裝包括至少兩個管芯。第一管芯和第二管芯共享它們數(shù)據(jù)節(jié)點的物理布局，以使得第一管芯包括暴露在該管芯的表面上的數(shù)據(jù)節(jié)點陣列，并且第二管芯也包括暴露在其表面上的數(shù)據(jù)節(jié)點陣列。第一管芯上的給定數(shù)據(jù)節(jié)點對應(yīng)于第二管芯上的特定數(shù)據(jù)節(jié)點，并且彼此相對應(yīng)的那兩個數(shù)據(jù)節(jié)點在空間上類似地放置在它們的陣列內(nèi)。換言之，在該示例中，第一管芯上的數(shù)據(jù)節(jié)點陣列被布置成好像將第二管芯上的數(shù)據(jù)節(jié)點陣列從第二管芯在空間上平移到了第一管芯。

每個數(shù)據(jù)節(jié)點由數(shù)據(jù)輸入和順序邏輯(例如，觸發(fā)器)服務(wù)，以使得每個數(shù)據(jù)節(jié)點對應(yīng)于一比特。第一管芯將針對每個比特的數(shù)據(jù)輸入和順序邏輯電路設(shè)置在第一管芯的管芯到管芯子系統(tǒng)的第一側(cè)上，并且第二管芯將針對每個比特的數(shù)據(jù)輸出和順序邏輯電路設(shè)置在第二管芯的管芯到管芯子系統(tǒng)的第二側(cè)上，第一側(cè)和第二側(cè)不同(例如，右相對于左)。

在另一方面，針對每個數(shù)據(jù)比特的數(shù)據(jù)路徑通過第一導(dǎo)體從相應(yīng)的第一觸發(fā)器延伸到第一管芯上的相應(yīng)第一節(jié)點，并且通過第二導(dǎo)體從第二管芯上的相應(yīng)第二節(jié)點延伸到相應(yīng)的第二觸發(fā)器，其中，第一導(dǎo)體和第二導(dǎo)體的長度的總和對于每個數(shù)據(jù)比特是相同的。針對給定比特的數(shù)據(jù)路徑的另一部分是管芯到管芯數(shù)據(jù)通道，該管芯到管芯數(shù)據(jù)通道將數(shù)據(jù)比特從第一管芯上的數(shù)據(jù)節(jié)點傳導(dǎo)到第二管芯上的對應(yīng)數(shù)據(jù)節(jié)點。針對每個比特的管芯到管芯數(shù)據(jù)通道是相同或者基本上相同的長度。