[發(fā)明專利]用于在管芯到管芯接口處提供數(shù)據(jù)通道的系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201580053883.5
• 申請(qǐng)日: 2015-09-17
• 公開（公告）號(hào): CN107111331B
• 公開（公告）日: 2018-11-30
• 發(fā)明（設(shè)計(jì)）人: L·R·彼得森;T·C·布萊恩;A·L·S·洛克;T·T·蔚;G·F·林奇;S·R·科諾
• 申請(qǐng)（專利權(quán)）人: 高通股份有限公司
• 主分類號(hào): G06F1/10
• 分類號(hào): G06F1/10
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳煒;袁逸

1.一種電路，包括：

第一管芯，所述第一管芯具有暴露的數(shù)據(jù)節(jié)點(diǎn)的第一陣列；以及

第二管芯，所述第二管芯具有暴露的數(shù)據(jù)節(jié)點(diǎn)的第二陣列，其中，所述第一陣列的給定數(shù)據(jù)節(jié)點(diǎn)對(duì)應(yīng)于所述第二陣列上的相應(yīng)數(shù)據(jù)節(jié)點(diǎn)，所述第一陣列和所述第二陣列遵循數(shù)據(jù)節(jié)點(diǎn)的共同空間布置；

其中，所述第一管芯在所述第一陣列的第一側(cè)上具有用于所述第一陣列的數(shù)據(jù)節(jié)點(diǎn)中的每一者的數(shù)據(jù)輸入和順序邏輯電路，并且其中，所述第二管芯在所述第二陣列的第二側(cè)上具有用于所述第二陣列的數(shù)據(jù)節(jié)點(diǎn)中的每一者的數(shù)據(jù)輸出和順序邏輯電路，所述第一側(cè)和所述第二側(cè)不同。

2.如權(quán)利要求1所述的電路，其特征在于，數(shù)據(jù)節(jié)點(diǎn)中的對(duì)應(yīng)數(shù)據(jù)節(jié)點(diǎn)通過(guò)管芯到管芯數(shù)據(jù)通道跨管芯耦合，其中，所述管芯到管芯數(shù)據(jù)通道是統(tǒng)一的長(zhǎng)度。

3.如權(quán)利要求1所述的電路，其特征在于，進(jìn)一步包括：被配置成饋送所述第一管芯的順序邏輯電路的第一時(shí)鐘樹，以及被配置成饋送所述第二管芯的順序邏輯電路的第二時(shí)鐘樹。

4.如權(quán)利要求3所述的電路，其特征在于，所述第一時(shí)鐘樹與所述第一管芯上的暴露的時(shí)鐘節(jié)點(diǎn)接觸，所述第一管芯上的暴露的時(shí)鐘節(jié)點(diǎn)耦合到與所述第二管芯上的暴露的時(shí)鐘節(jié)點(diǎn)處于通信的管芯到管芯時(shí)鐘通道，所述第二管芯上的暴露的時(shí)鐘節(jié)點(diǎn)與所述第二時(shí)鐘樹處于通信。

5.如權(quán)利要求1所述的電路，其特征在于，所述第一管芯上的給定數(shù)據(jù)節(jié)點(diǎn)和所述給定數(shù)據(jù)節(jié)點(diǎn)在所述第二管芯上的對(duì)應(yīng)數(shù)據(jù)節(jié)點(diǎn)與相應(yīng)的數(shù)據(jù)比特相關(guān)聯(lián)。

6.如權(quán)利要求5所述的電路，其特征在于，針對(duì)給定數(shù)據(jù)比特的路徑包括：

從所述第一管芯上的相應(yīng)觸發(fā)器到所述第一管芯上的相應(yīng)數(shù)據(jù)節(jié)點(diǎn)的物理布線、管芯到管芯通道、以及從所述第二管芯上的相應(yīng)數(shù)據(jù)節(jié)點(diǎn)到所述第二管芯上的相應(yīng)觸發(fā)器的物理布線，并且針對(duì)所述電路中的每個(gè)數(shù)據(jù)比特的路徑在長(zhǎng)度上基本上相等。

7.如權(quán)利要求1所述的電路，其特征在于，進(jìn)一步包括：被配置成饋送所述第一管芯的順序邏輯電路的第一時(shí)鐘樹，以及被配置成饋送所述第二管芯的順序邏輯電路的第二時(shí)鐘樹，其中，針對(duì)時(shí)鐘的路徑包括：

從所述第一時(shí)鐘樹到所述第一管芯上的暴露的時(shí)鐘節(jié)點(diǎn)的物理布線、從所述第一管芯上的暴露的時(shí)鐘節(jié)點(diǎn)到所述第二管芯上的暴露的時(shí)鐘節(jié)點(diǎn)的管芯到管芯時(shí)鐘通道、以及從所述第二管芯上的暴露的時(shí)鐘節(jié)點(diǎn)到所述第二時(shí)鐘樹的物理布線，針對(duì)所述時(shí)鐘的路徑在長(zhǎng)度上基本上等于針對(duì)所述電路的多個(gè)比特的數(shù)據(jù)通道的長(zhǎng)度。

8.如權(quán)利要求1所述的電路，其特征在于，所述第一管芯和所述第二管芯被設(shè)置在多管芯封裝中，所述封裝包括：

基板，所述第一管芯和所述第二管芯被設(shè)置在所述基板上；

多個(gè)金屬層，所述多個(gè)金屬層被配置成：提供所述第一管芯與所述第二管芯之間以及與所述封裝的外部引腳之間的電通信；以及

電介質(zhì)層，所述電介質(zhì)層生長(zhǎng)在所述第一管芯和所述第二管芯上。

9.如權(quán)利要求1所述的電路，其特征在于，所述第一管芯和所述第二管芯通過(guò)中介體彼此耦合，所述第一管芯和所述第二管芯以及所述中介體被包括在多管芯封裝中。