[發(fā)明專利]電壓電平移位自時(shí)控寫入?yún)f(xié)助

有效

• 申請(qǐng)?zhí)枺?/td>: 201580049972.2
• 申請(qǐng)日: 2015-09-09
• 公開(kāi)（公告）號(hào): CN106716535B
• 公開(kāi)（公告）日: 2019-02-15
• 發(fā)明（設(shè)計(jì)）人: 戴維·保羅·霍夫;埃米·庫(kù)爾卡尼;杰森·菲利浦·馬爾茲洛夫;史蒂芬·艾德華·李萊斯
• 申請(qǐng)（專利權(quán)）人: 高通股份有限公司
• 主分類號(hào): G11C5/14
• 分類號(hào): G11C5/14;G11C7/10;G11C7/12;G11C11/419;H03K3/356
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 宋獻(xiàn)濤

本發(fā)明揭示用于產(chǎn)生電壓電平移位自時(shí)控寫入?yún)f(xié)助的系統(tǒng)及方法，其包含在第一電壓域中具有自時(shí)控真實(shí)與互補(bǔ)數(shù)據(jù)輸入信號(hào)的電路。第一及第二全電壓電平移位器經(jīng)配置以基于所述第一電壓域中的所述自時(shí)控真實(shí)與互補(bǔ)數(shù)據(jù)輸入信號(hào)而在第二電壓域中產(chǎn)生電壓電平移位自時(shí)控中間真實(shí)與互補(bǔ)信號(hào)。包含第一及第二互補(bǔ)金屬氧化物半導(dǎo)體CMOS電路的三態(tài)邏輯經(jīng)配置以基于所述電壓電平移位自時(shí)控中間真實(shí)與互補(bǔ)信號(hào)而產(chǎn)生用于為所述第二電壓域中的存儲(chǔ)器陣列提供寫入?yún)f(xié)助的電壓電平移位自時(shí)控三態(tài)真實(shí)與互補(bǔ)輸出信號(hào)。

技術(shù)領(lǐng)域

所揭示方面是針對(duì)自時(shí)控寫入驅(qū)動(dòng)器，其經(jīng)配置用于可寫入性及其內(nèi)部設(shè)置及維持時(shí)間要求的消除。更具體來(lái)說(shuō)，示范性方面是針對(duì)用于為包含電壓島的存儲(chǔ)器陣列提供寫入?yún)f(xié)助的電壓電平移位自時(shí)控三態(tài)寫入位線驅(qū)動(dòng)器及相關(guān)電路。

背景技術(shù)

計(jì)算機(jī)處理系統(tǒng)使用基于例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、磁阻式隨機(jī)存取存取(MRAM)等技術(shù)的數(shù)種種類存儲(chǔ)器結(jié)構(gòu)。這些存儲(chǔ)器結(jié)構(gòu)通常經(jīng)設(shè)計(jì)為包括存儲(chǔ)單元或位單元的存儲(chǔ)器陣列。寫入待存入在存儲(chǔ)器陣列的位單元中的數(shù)據(jù)可需要專門寫入電路以滿足存儲(chǔ)器陣列的個(gè)別需求。

在一個(gè)實(shí)例中，針對(duì)包括位單元陣列的SRAM陣列，可使用真實(shí)與互補(bǔ)寫入位線來(lái)對(duì)位單元進(jìn)行寫入。可使用本地寫入驅(qū)動(dòng)器電路來(lái)有效地驅(qū)動(dòng)寫入位線以便在寫入操作期間對(duì)位單元進(jìn)行寫入。然而，由于減少功率消耗在許多處理系統(tǒng)中為重要考慮因素，因此寫入驅(qū)動(dòng)器也可經(jīng)配置以在未執(zhí)行寫入操作時(shí)使寫入位線浮動(dòng)以便減少泄漏功率。

常規(guī)寫入驅(qū)動(dòng)器電路可使用由使能時(shí)鐘門控的三態(tài)驅(qū)動(dòng)器以便實(shí)現(xiàn)驅(qū)動(dòng)或浮動(dòng)寫入位線的真實(shí)與互補(bǔ)版本的上述功能。然而，此些常規(guī)寫入驅(qū)動(dòng)器可易于發(fā)生數(shù)個(gè)問(wèn)題。控制由三態(tài)驅(qū)動(dòng)器驅(qū)動(dòng)的寫入位線的設(shè)置及維持時(shí)間往往可能是困難的。這是因?yàn)樵谌龖B(tài)驅(qū)動(dòng)器的操作期間可能出現(xiàn)爭(zhēng)用情況。后端自定時(shí)爭(zhēng)用情況涉及在真實(shí)與互補(bǔ)寫入位線上驅(qū)動(dòng)的數(shù)據(jù)維持超出用于寫入操作的寫入時(shí)鐘的下降邊緣的要求。此后端自定時(shí)爭(zhēng)用情況可能在邊緣觸發(fā)設(shè)計(jì)以及透明鎖存器設(shè)計(jì)的狀況下發(fā)生。在邊緣觸發(fā)接口設(shè)計(jì)的狀況下，在系統(tǒng)時(shí)鐘的低相位期間數(shù)據(jù)輸入歸零的情況下，這些數(shù)據(jù)輸入需要維持越過(guò)寫入時(shí)鐘的下降邊緣。如果數(shù)據(jù)輸入并未維持越過(guò)寫入時(shí)鐘的下降邊緣，那么臨界內(nèi)部爭(zhēng)用容限可違規(guī)且可將不正確值寫入到位單元。此外，數(shù)據(jù)輸入需要滿足與寫入時(shí)鐘有關(guān)的設(shè)置容限以便防止寫入位線上的假信號(hào)(glitch)。未能滿足設(shè)置容限可導(dǎo)致由靜態(tài)寫入位線的不必要切換所致的錯(cuò)誤及動(dòng)態(tài)功率的損失。

此外，常規(guī)三態(tài)驅(qū)動(dòng)器將堆疊晶體管(例如，n溝道金屬氧化物半導(dǎo)體(NMOS)及p通道金屬氧化物半導(dǎo)體(PMOS)柵極)用于其驅(qū)動(dòng)并浮動(dòng)位線的操作。這些堆疊結(jié)構(gòu)以低電源電壓影響可寫入性且需要針對(duì)所要驅(qū)動(dòng)強(qiáng)度需要較大大小，因此帶來(lái)面積及動(dòng)態(tài)功率方面的成本。

常規(guī)寫入驅(qū)動(dòng)器電路的另一問(wèn)題與電壓定標(biāo)有關(guān)。寫入驅(qū)動(dòng)器可需要將信號(hào)從一個(gè)電壓域轉(zhuǎn)換到另一電壓域。例如，存儲(chǔ)器陣列可屬于第一電壓域，其可為用以減少存儲(chǔ)器陣列的功率消耗的低電壓域。真實(shí)與互補(bǔ)寫入位線可載運(yùn)從第二電壓域供應(yīng)的數(shù)據(jù)，所述第二電壓域可為較高電壓域以便滿足關(guān)于位單元的可寫入性的要求。舉例來(lái)說(shuō)，能夠?qū)懭隨RAM位單元所需要的最小電壓可為高，此將需要在寫入位線上驅(qū)動(dòng)較高電壓。

利用寫入位線中的單個(gè)電平移位器來(lái)使真實(shí)與互補(bǔ)寫入位線從第二電壓域移位到第一電壓域可能有問(wèn)題。當(dāng)未執(zhí)行有效寫入時(shí)，即，在真實(shí)與互補(bǔ)寫入位線在低相位中或當(dāng)兩者載運(yùn)零二進(jìn)制值時(shí)，單個(gè)電平移位器可將寫入驅(qū)動(dòng)器電路驅(qū)動(dòng)到未知狀態(tài)，可能難以從所述未知狀態(tài)恢復(fù)。

包含單個(gè)電平移位器的常規(guī)寫入位線驅(qū)動(dòng)器可接受非RTZ數(shù)據(jù)輸入信號(hào)。接著將電平移位器輸出的輸出與寫入位線驅(qū)動(dòng)器處的電平移位寫入時(shí)鐘合并。針對(duì)此些常規(guī)沈積，電平移位器必須提供上升數(shù)據(jù)輸入及下降數(shù)據(jù)輸入的平衡延遲，此提出顯著設(shè)計(jì)挑戰(zhàn)。

因此，需要避免與關(guān)于(例如)存儲(chǔ)器陣列寫入位線驅(qū)動(dòng)器的電平移位器的常規(guī)實(shí)施方案有關(guān)的上述缺陷。

發(fā)明內(nèi)容