[發明專利]提供使用SRAM及非揮發性記憶體裝置的多頁讀寫方法及設備

在審

• 申請號: 201580049358.6
• 申請日: 2015-09-15
• 公開（公告）號: CN107124903A
• 公開（公告）日: 2017-09-01
• 發明（設計）人: 許富菖
• 申請（專利權）人: NEO半導體公司
• 主分類號: G11C14/00
• 分類號: G11C14/00
• 代理公司: 北京市盈科律師事務所11344
• 代理人: 岳蕊

優先權

本申請要求基于美國臨時申請的優先權的權益。專利申請于2008年9月15日提交的標題為“組合了RAM、NVM和NVRAM的新型內存陣列”的美國臨時專利申請No.62/050,755，于2008年10月12日提交的標題為“具有SRAM和NAND單元結構的NVSRAM”的美國專利申請No.62/062,909，所有這些專利申請的全部內容通過引用并入本文。

技術領域

本發明示例性的具體實例關于半導體及集成電路的領域。尤其，本發明示例性的具體實例尤其關于記憶及儲存裝置。

背景技術

非揮發性記憶體(NVM)，諸如NAND或NOR為主的快閃記憶體被廣泛地使用在現今的技術世界中；其獨特的格(cell)與陣列構造提供小的格尺寸、高密度、低寫入電流、以及較高的數據輸出。NVM，諸如以NAND為主的快閃記憶體已成為：適用于諸如記憶卡片、USB快閃驅動器及固態驅動器的各種不同的裝置及系統的主要儲存記憶體。快閃記憶體的一些示例性的應用包括：個人計算機、PDA、數字音頻播放器、數字相機、手機、合成器、視頻游戲、科學儀器、工業機器人及醫療電器。NAND快閃記憶技術，例如，具有達到16納米(nm)，以及其單一晶片密度能夠達到128千兆位(Gb)儲存容量。

然而，有一個與以傳統的NVM為主的快閃記憶體有關的問題，那就是它的程序化速度是相當慢的。程序化速度及/或消除速度相當慢的原因在于：傳統的NVM快閃記憶體是在給定的時間內執行單頁程序化所致。對于某些應用而言，在非揮發性記憶儲存中程序化及/或消除速度慢就會成為一種限制及/或缺陷。

其他的與NVM有關的缺陷，那就是它花費了相當長的時間去將數據從SRAM傳送到離片(off-chip)NVM記憶裝置。

發明內容

本發明之一個具體實例揭示了一種記憶裝置，其含有一隨機存取記憶體(RAM)陣列、一非揮發性記憶體(NVM)陣列、及一用于儲存信息的切換電路。在一個實施例中，該RAM陣列組織成多行多列，其中該RAM陣列的列被建構成耦接至用來存取一RAM頁之BL數據的RAM位線(BLs)。其已被組織成多行多列的該NVM陣列耦接至可操作來用以存取一NVM頁之BL數據的NVM BLs。該切換電路被建構成控制：適用于該RAM陣列至該NVM陣列間的數據儲存的該RAM BLs與該NVM BLs間之連接。

在替代的具體實例中，該記憶裝置包括：一靜態隨機存取記憶體(SRAM)電路、一第一NVM串、一第二NVM串、一第一漏極選擇閘極(DSG)、及一第二DSG。該SRAM電路具有一輸入終端、及一輸出終端，其暫時地儲存信息響應于位線(BL)信息的信息并耦接至該SRAM電路的輸入終端。該第一NVM串具有至少一非揮發性記憶體單元且耦接于該SRAM的輸出終端。該第一DSG可操作地控制：將該SRAM輸出終端的信息儲存至該第一非揮發性記憶體之時序。該第二NVM串具有至少一非揮發性記憶體單元且耦接于該SRAM的輸出終端。該第二DSG控制：將該SRAM輸出終端的信息儲存至該第二非揮發性記憶體串的時序。

本發明其他的特征與優點，將因而以下所列的詳細說明、附圖及申請專利范圍而變得清楚明了。

附圖說明

本發明之示例性的具體實例，將可從以下所述之詳細說明及其有關的本發明之各種的具體實例而更全面地被理解；然而，它們不應被連用來將本發明限制于該特定的具體實例，但是它們只是用于釋明與理解而已。

圖1A-1D例示：包含有與本發明之一個具體實例有關的NVM及RAM兩者之系統與記憶裝置的方塊圖；

圖2例示：一種包含有與本發明之一個具體實例有關的NVM及RAM兩者之晶載(on-chip)記憶體(OCM)裝置的方塊圖；

圖3A-3C例示：包含有與本發明之一個具體實例有關的NVM串及SRAM的OCM之布局(layouts)的方塊圖；

圖4A-4B例示：用于顯示與本發明之一個具體實例有關的SRAM及NVM的OCM之芯片布局的方塊圖；

圖5A-5B及6A-6B用于顯示與本發明之一個具體實例有關的SPRAM及NVM的OCM之替代芯片布局的方塊圖；

圖7-10例示：包含有與本發明之一個具體實例有關的用于備份以及儲存數據的RAM及NVM格之OCM裝置的方塊圖；

圖11例示：包含有與本發明之一個具體實例有關的SRAM及NVM串之一OCM裝置之實體布局的方塊圖；