[發明專利]具有受約束焊料互連墊的電路板

在審

• 申請號: 201580048951.9
• 申請日: 2015-10-07
• 公開（公告）號: CN106717138A
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 羅登·托帕西歐;安德魯·KW·萊昂
• 申請（專利權）人: ATI科技無限責任公司
• 主分類號: H05K3/40
• 分類號: H05K3/40;H05K3/28;H05K3/36;H05K3/42
• 代理公司: 上海勝康律師事務所31263
• 代理人: 樊英如,包孟如

技術領域

本發明大體上涉及半導體處理，且更特定來說涉及具有焊料互連墊的電路板及其制作方法。

背景技術

各種常規有機半導體芯片封裝襯底借助于多個焊料凸塊與倒裝芯片式安裝的半導體芯片以電學方式介接。在一些常規設計中，焊料凸塊或其部分定位在形成于焊料掩模中的孔中，所述焊料掩模是電路板的最外層。希望所述孔與下伏的凸塊墊垂直對齊。在常規設計中，凸塊墊被制造為具有比焊料掩模孔大的橫向尺寸。這產生了焊料掩模與凸塊墊的上表面之間的界面。

常規焊料互連墊通常形成于下伏的通孔上。在這些位置，焊料掩模可能經受彎曲矩。這些彎曲矩會造成在凸塊墊上表面處的焊料掩模的分層。分層會產生路徑而讓來自上覆凸塊的焊料橫向遷移且潛在地短接到鄰近導體結構，例如跡線或其它凸塊墊。

持續的趨勢是將更多的布線擁擠到電路板中，尤其是半導體芯片封裝襯底。越來越復雜的半導體裸片設計的輸入/輸出數目的增加尤其造成對更大的布線復雜性的需要。將更多的跡線和通孔插入到電路板布局中不是小問題。實際上，增加布線的目的必須與設計規則抗衡，所述設計規則的實行是為了確保用以形成電路板的制造工藝可以可靠地形成電路板。

然而，解決潛在焊料掩模分層的常規技術常常采用需要較大導體間距的放大的凸塊墊或設計規則，這兩者都導致了較大的封裝密度。

本發明是針對克服或減少前述一個或多個缺點的影響。

發明內容

根據本發明的實施方案的一個方面，提供一種制造方法，其包含在具有第一開口的電路板上形成焊料掩模，所述第一開口具有側壁。在所述第一開口中形成焊料互連墊。所述側壁限定了所述焊料互連墊的橫向范圍。

根據本發明的實施方案的另一方面，提供一種制造方法，其包含在半導體芯片封裝襯底上形成焊料掩模。所述掩模包含具有側壁的第一開口。在所述第一開口中形成焊料互連墊。所述側壁限定了所述焊料互連墊的橫向范圍。

根據本發明的實施方案的另一方面，提供一種電路板，其包含在電路板上的焊料掩模。所述焊料掩模帶有具有側壁的第一開口。焊料互連墊在所述第一開口中。所述側壁限定了所述焊料互連墊的橫向范圍。

附圖說明

在閱讀以下詳細說明并參考附圖后將了解本發明的前述及其它優點，附圖中：

圖1是包含安裝于電路板上的半導體芯片的示例性常規半導體芯片裝置的圖形視圖；

圖2是圖1的在截面2-2截取的截面圖；

圖3是以較大放大率示出的圖2的一部分；

圖4是類似于圖3的截面圖，但為常規電路板結構；

圖5是類似于圖3的截面圖，但描繪假設不完全焊料掩模開口對齊；

圖6是類似于圖4的截面圖，但描繪常規電路板結構的假設不完全焊料掩模開口對齊；

圖7是描繪示例性堆積層和通孔開口形成的截面圖；

圖8是類似于圖7的截面圖，但描繪示例性掩蔽和跡線形成；

圖9是類似于圖8的截面圖，但描繪示例性焊料掩模形成；

圖10是類似于圖9的截面圖，但描繪示例性通孔和焊料互連墊形成；

圖11是類似于圖10的截面圖，但描繪焊料互連墊上的額外金屬放置；

圖12是類似于圖7的截面圖，其描繪替代示例性堆積層和通孔開口形成；

圖13是類似于圖12的截面圖，但描繪示例性焊料互連墊和跡線形成；以及

圖14是類似于圖13的截面圖，但描繪替代示例性焊料掩模形成；以及

圖15是類似于圖14的截面圖，但描繪焊料互連墊上的額外金屬的放置。

具體實施方式

本文描述印刷電路板的各種實施方案，例如半導體芯片封裝襯底。一個實施例包含焊料掩模和焊料互連墊，例如凸塊墊，其定位于開口中以使得所述開口的側壁限定焊料互連墊的橫向范圍。現在將描述額外細節。