[發(fā)明專利]半導(dǎo)體器件

在審

• 申請(qǐng)?zhí)枺?/td>: 201580048810.7
• 申請(qǐng)日: 2015-03-26
• 公開（公告）號(hào): CN106716625A
• 公開（公告）日: 2017-05-24
• 發(fā)明（設(shè)計(jì)）人: 良田雄太;藪內(nèi)誠;橫山佳巧
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H01L21/8244
• 分類號(hào): H01L21/8244;H01L27/11
• 代理公司: 北京市金杜律師事務(wù)所11256
• 代理人: 陳偉,閆劍平

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件，例如涉及有效應(yīng)用于具有FINFET的半導(dǎo)體器件中的技術(shù)。

背景技術(shù)

在日本特開2013-26594號(hào)公報(bào)(專利文獻(xiàn)1)中記載了一種與SRAM(Static Random Access Memory，靜態(tài)隨機(jī)存儲(chǔ)器)的單元布局有關(guān)的技術(shù)。

在日本特開平11-111860號(hào)公報(bào)(專利文獻(xiàn)2)中記載了一種與在具有存儲(chǔ)單元的半導(dǎo)體器件中能夠在謀求動(dòng)作高速化的同時(shí)實(shí)現(xiàn)高集成化的半導(dǎo)體器件有關(guān)的技術(shù)。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2013-26594號(hào)公報(bào)

專利文獻(xiàn)2：日本特開平11-111860號(hào)公報(bào)

發(fā)明內(nèi)容

例如，使用以往的平面型(planar)MISFET((Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣體半導(dǎo)體場效應(yīng)晶體管)來作為SRAM(Static Random Access Memory)。在這種SRAM中，形成有例如配置于平面型MISFET上方的第1布線層(接觸用布線)、第2布線層(位線/電源線)、第3布線層(字線/電源線)、第4布線層(電源線)和第5布線層(電源線)。

近年來，在使用了硅的LSI(Large Scale Integration，大規(guī)模集成電路)中，作為其構(gòu)成要素的MISFET的尺寸，特別是柵電極的柵極長度日趨縮小。雖然這種MISFET的縮小是以遵循比例法則(scaling rule)的形式推進(jìn)的，但每當(dāng)器件的更新?lián)Q代時(shí)都會(huì)遇到各種問題，很難兼顧抑制MISFET的短溝道效應(yīng)和確保高電流驅(qū)動(dòng)力。因此，正在積極推展針對(duì)取代以往的平面型MISFET的新型構(gòu)造器件的研究開發(fā)。

FINFET是上述的新型構(gòu)造器件之一，是與平面型MISFET不同的三維構(gòu)造的MISFET。近年來，這種FINFET作為重要的器件候選而備受矚目。

FINFET具有加工半導(dǎo)體層而形成的鰭片。該鰭片是呈細(xì)長條狀(長方體狀)的形狀的區(qū)域，使用該鰭片的兩側(cè)面部作為FINFET的溝道。而且，F(xiàn)INFET的柵電極以跨過鰭片的方式形成于鰭片的兩側(cè)面部上方，為所謂的雙柵極構(gòu)造。根據(jù)像這樣構(gòu)成的FINFET，與以往的單柵極構(gòu)造的MISFET相比，柵電極對(duì)溝道區(qū)域的電位控制性更好。因此，若采用FINFET，則具有源極區(qū)域與漏極區(qū)域之間的耐擊穿性高，即使柵極長度再短也能夠抑制短溝道效應(yīng)的優(yōu)點(diǎn)。而且，在FINFET中，由于使用鰭片的兩側(cè)面部作為溝道，所以能夠增大流過電流的溝道區(qū)域的面積，能夠得到高電流驅(qū)動(dòng)力。即，若采用FINFET，則可期待能夠兼顧抑制短溝道效應(yīng)和確保高電流驅(qū)動(dòng)力。

而且，在使用FINFET的情況下，由于能夠比平面型MISFET更加微型化，所以能夠在與第1布線層的下層的FINFET同一層形成最下層布線層。因此，使用了FINFET的SRAM能夠由最下層布線(第0布線層)、第1布線層(位線/電源線)、第2布線層(字線/電源線)、第4布線層(電源線)和第5布線層(電源線)構(gòu)成。即，在使用了FINFET的SRAM中，由于在第3布線層形成空間，所以希望有效利用成為空間的第3布線層。

本發(fā)明的其他課題和新穎的特征通過本說明書的表述及附圖而變明朗。

一實(shí)施方式的半導(dǎo)體器件具有：FINFET，其包括形成于半導(dǎo)體襯底上方的柵電極；最下層布線層，其包括與柵電極上方相接的正上方布線和形成于半導(dǎo)體襯底上方的襯底上方布線。此時(shí)，由于在最下層布線層內(nèi)，正上方布線與襯底上方布線能夠電連接而形成布線網(wǎng)，所以在上方的布線層形成空間，出于謀求提高半導(dǎo)體器件的性能的觀點(diǎn)，有效利用形成成為該空間的上方的布線層。

發(fā)明效果

根據(jù)一實(shí)施方式，能夠?qū)崿F(xiàn)半導(dǎo)體器件的性能提高。

附圖說明

圖1是示出半導(dǎo)體芯片的布局結(jié)構(gòu)的圖。

圖2是概略地示出SRAM的整體結(jié)構(gòu)的俯視框圖。

圖3是示出SRAM的存儲(chǔ)單元的等效電路圖。

圖4的(a)是示出平面型FET的示意性構(gòu)造的剖視圖，圖4的(b)是示出FINFET的示意性構(gòu)造的剖視圖。

圖5的(a)是示出在使用了平面型FET的SRAM中所用的布線層的表，圖5的(b)是示出在使用了FINFET的SRAM中所用的布線層的表。

圖6是示出SRAM在讀出時(shí)的字線電壓與讀出時(shí)間之間的關(guān)系的波形圖。