[發明專利]非易失性半導體存儲器

有效

• 申請號: 201580046348.7
• 申請日: 2015-06-30
• 公開（公告）號: CN106796815B
• 公開（公告）日: 2019-10-29
• 發明（設計）人: 高谷聰;野口纮希;藤田忍
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C11/15
• 分類號: G11C11/15;G11C13/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 李今子

實施方式的非易失性半導體存儲器具備：寫入電路(13a－0)，生成使存儲器單元(MC)從第1電阻值變化為第2電阻值的寫入電流(Iw(t))；第1電流生成電路(T11(y1))，根據在存儲器單元(MC)中流過的寫入電流(Iw(t))，生成第1電流(Iw'(t))；第2電流生成電路(T13(y3))，根據在存儲器單元(MC)中流過的寫入電流(Iw(t))，生成第2電流(Iw'(t)×α)；保持電路(22)，保持根據存儲器單元(MC)是第1電阻值時的第2電流(Iw'(t)×α)生成的第1值；以及比較器(23)，比較根據存儲器單元(MC)從第1電阻值變化為第2電阻值的過程中的第1電流(Iw'(t))生成的第2值和第1值。

技術領域

實施方式涉及非易失性半導體存儲器。

背景技術

由于與微型化相伴的SRAM(Static Random Access Memory，靜態隨機存取存儲器)的單元面積的增加和備用電力(standby power)的增加，不利用此前使用的SRAM，而利用STT(Spin Transfer Torque，自旋轉移力矩)-MRAM(Magnetic Random Access Memory，磁隨機存取存儲器)等非易失、大容量且高速的下一代非易失性半導體存儲器作為處理器的高速緩存存儲器的研究發展著。

例如，STT-MRAM能夠非易失地存儲數據，所以能夠比以往的SRAM大幅削減備用電力。另外，STT-MRAM的單元面積小于SRAM的單元面積。例如，每當存儲1比特，STT-MRAM只要有SRAM的單元面積的1/4～1/10的單元面積就足夠。進而，STT-MRAM能夠進行接近SRAM的高速讀出/寫入動作。

這樣，下一代非易失性半導體存儲器被期待為對處理器的性能提高作出貢獻。

另一方面，下一代非易失性半導體存儲器在例如對存儲器單元寫入數據時需要比較大的寫入電流。因此，為了削減寫入時的功耗，需要以盡可能短的寫入脈沖寬度進行寫入。

但是，一般在存儲器單元的寫入特性(寫入所需的寫入脈沖寬度)中存在偏差。如果考慮其，則寫入脈沖寬度必須與特性最差的存儲器單元相配，作為結果，難以充分地縮短寫入脈沖寬度，來實現低功耗化。

專利文獻1：日本特開2003-109374號公報

專利文獻2：日本特開2006-294178號公報

專利文獻3：日本特開2011-138598號公報

專利文獻4：日本特開2012-22726號公報

非專利文獻1：In Proceedings of IEEE International Magnetic Conference，pp.2506-2507.″Optimally Self-Terminated Compact Switching Circuit UsingContinuous Voltage Monitoring Achieving High Read Margin for STT MRAM andLogic″；Suzuki et al.；2014

非專利文獻2：P.Zhou，et al.，″Energy Reduction for STT-RAM Using EarlyWrite Termination，″ICCAD 2009

發明內容

實施方式提出通過針對每個存儲器單元使寫入脈沖寬度可變而實現寫入時的低功耗化的技術。