[發(fā)明專利]非易失性半導體存儲器

有效

• 申請?zhí)枺?/td>: 201580046348.7
• 申請日: 2015-06-30
• 公開（公告）號: CN106796815B
• 公開（公告）日: 2019-10-29
• 發(fā)明（設計）人: 高谷聰;野口纮希;藤田忍
• 申請（專利權(quán)）人: 東芝存儲器株式會社
• 主分類號: G11C11/15
• 分類號: G11C11/15;G11C13/00
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務所 11038
• 代理人: 李今子

1.一種非易失性半導體存儲器，具備：

存儲器單元；

寫入電路，生成使所述存儲器單元從第1電阻值變化為第2電阻值的寫入電流；

第1電流生成電路，根據(jù)在所述存儲器單元中流過的所述寫入電流，生成第1電流；

第2電流生成電路，根據(jù)在所述存儲器單元中流過的所述寫入電流，生成第2電流；

保持電路，保持根據(jù)所述存儲器單元是所述第1電阻值時的所述第2電流生成的第1值；

比較器，比較根據(jù)所述存儲器單元從所述第1電阻值變化為所述第2電阻值的過程中的所述第1電流而生成的第2值和所述第1值；以及

寫入電流控制電路，根據(jù)所述第2值與所述第1值的比較結(jié)果，停止所述寫入電流。

2.根據(jù)權(quán)利要求1所述的非易失性半導體存儲器，其特征在于，

在所述存儲器單元中使所述寫入電流流過的最長的期間是通過第1寫入使能信號決定的，所述寫入電流控制電路根據(jù)所述比較結(jié)果，生成比所述第1寫入使能信號短的第2寫入使能信號，在所述存儲器單元中使所述寫入電流流過的期間是通過所述第1或第2寫入使能信號決定的。

3.根據(jù)權(quán)利要求1或者2所述的非易失性半導體存儲器，其特征在于，

所述第1及第2電流生成電路分別是電流鏡電路。

4.根據(jù)權(quán)利要求1或者2所述的非易失性半導體存儲器，其特征在于，

所述第2電流的值處于所述存儲器單元是所述第1電阻值時的所述第1電流的值與所述存儲器單元是所述第2電阻值時的所述第1電流的值之間。

5.根據(jù)權(quán)利要求1或者2所述的非易失性半導體存儲器，其特征在于，

所述第2電流的值小于所述存儲器單元是所述第1電阻值時的所述第1電流的值，所述第1電阻值低于所述第2電阻值。

6.根據(jù)權(quán)利要求1或者2所述的非易失性半導體存儲器，其特征在于，

所述第2電流的值大于所述存儲器單元是所述第1電阻值時的所述第1電流的值，所述第1電阻值高于所述第2電阻值。

7.根據(jù)權(quán)利要求1或者2所述的非易失性半導體存儲器，其特征在于，

所述第1值及所述第2值是電壓值。

8.根據(jù)權(quán)利要求1或者2所述的非易失性半導體存儲器，其特征在于，

所述存儲器單元具備具有不變的磁化的第1磁性層、具有可變的磁化的第2磁性層以及所述第1及第2磁性層之間的非磁性層。

9.一種非易失性半導體存儲器，具備：

存儲器單元；

寫入電路，生成在所述存儲器單元中流過的寫入電流；

第1電流鏡電路，生成比所述寫入電流的值小的值的第1電流；

第2電流鏡電路，生成比所述寫入電流的值大的值的第2電流；

第3電流鏡電路，生成與所述寫入電流的值對應的值的第3電流；

保持電路，保持根據(jù)所述第1或第2電流生成的第1值；

比較器，比較根據(jù)所述第3電流生成的第2值和所述第1值；以及

寫入電流控制電路，根據(jù)所述第2值與所述第1值的比較結(jié)果，停止所述寫入電流。

10.一種非易失性半導體存儲器，具備：

存儲器單元；

第1電路，生成在所述存儲器單元中流過的寫入電流；

第2電路，生成比所述寫入電流的值小的值的第1電流；

第3電路，生成比所述寫入電流的值大的值的第2電流；

第4電路，保持根據(jù)所述第1或第2電流生成的第1值；

第5電路，比較根據(jù)所述寫入電流生成的第2值和所述第1值；以及

第6電路，根據(jù)所述第2值與所述第1值的比較結(jié)果，停止所述寫入電流。