[發(fā)明專利]用于可編程集成電路的具有低閾值電壓P溝道晶體管的互連電路

有效

• 申請?zhí)枺?/td>: 201580043156.0
• 申請日: 2015-08-05
• 公開（公告）號: CN106664091B
• 公開（公告）日: 2021-03-16
• 發(fā)明（設計）人: P·簡恩;M·J·哈特
• 申請（專利權）人: 賽靈思公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/173;H03K19/177
• 代理公司: 北京市君合律師事務所 11517
• 代理人: 顧云峰;吳龍瑛

一種用于可編程集成電路(IC)(100)的示例性互連電路(200)包括被耦接以從可編程IC中的節(jié)點(204)接收的輸入端子(218?1)，被耦接以向所述可編程IC中的另一節(jié)點(208)發(fā)送的輸出端子(220)，被耦接以從所述可編程IC的存儲單元(212)接收的第一和第二控制端子(222?1,222?2)，以及互補金屬氧化物半導體(CMOS)傳輸門(202?1)，其被耦接在輸入端子和輸出端子之間并且被耦接到第一和第二控制端子。CMOS傳輸門包括配置有用于制造可編程IC的CMOS工藝的低閾值電壓的P溝道晶體管(Q2)。

技術領域

本申請的實施例大體涉及電子電路，并且具體涉及用于可編程集成電路的具有低閾值電壓P溝道晶體管的互連電路。

背景技術

集成電路(IC)可以實現(xiàn)執(zhí)行指定的功能。其中一種類型的IC是可編程IC，例如現(xiàn)場可編程門陣列(FPGA)。FPGA通常包括可編程片的陣列。這些可編程片可包括例如輸入/輸出模塊(IOB)、可配置邏輯模塊(CLB)、專用隨機存取存儲器模塊(BRAM)、乘法器、數(shù)字信號處理模塊(DSP)、處理器、時鐘管理器、延遲鎖定環(huán)(DLL)等。各種邏輯元件可以通過可編程互連結構互連，可編程互連結構包括在可通過配置存儲器中的靜態(tài)存儲單元編程的互連電路之間的大量互連段(interconnect segment)。互連段和邏輯元件可以使用編程的互連電路選擇性地互連。互連電路可以包括選擇性地將輸入節(jié)點連接到輸出節(jié)點的晶體管傳輸門。互連延遲，例如由晶體管傳輸門引入的互連延遲，會給FPGA性能帶來顯著的瓶頸。

發(fā)明內(nèi)容

本申請描述了用于可編程集成電路(IC)的具有低閾值電壓P溝道晶體管的互連電路。在一個示例性的實施例中，用于可編程IC的互連電路包括：輸入端子，其被耦接以從可編程IC中的一個節(jié)點接收；輸出端子，其被耦接以向可編程IC中的另一節(jié)點發(fā)送；第一和第二控制端子，其耦接以從可編程IC的存儲單元接收，以及耦接在輸入端子和輸出端子之間并耦接到第一和第二控制端子的互補金屬氧化物半導體(CMOS)傳輸門。CMOS傳輸門包括配置有用于制造可編程IC的CMOS工藝的低閾值電壓的P溝道晶體管。

在另一示例性的實施例中，可編程IC包括互連段、配置存儲單元以及通過可被配置存儲單元的一部分編程的互連電路耦接到互連段的邏輯元件。第一互連電路包括具有與P溝道晶體管并聯(lián)耦接的N溝道晶體管的第一CMOS傳輸門電路。該P溝道晶體管配置有用于制造可編程IC的CMOS工藝的低閾值電壓。

在另一示例性的實施例中，用于選擇性地耦接可編程IC中的節(jié)點的方法包括：從具有與P溝道晶體管并聯(lián)耦接的N溝道晶體管的CMOS傳輸門電路的輸入端子處的輸入節(jié)點接收輸入信號。P溝道晶體管配置有用于制造可編程IC的CMOS工藝的低閾值電壓。該方法還包括利用來自可編程IC中的存儲單元的第一控制信號驅動N溝道晶體管的柵極端子，利用來自存儲單元的第二控制信號驅動P溝道晶體管的柵極端子，以及響應于第一控制信號和第二控制信號，將來自CMOS傳輸門電路的輸出信號耦接到輸出節(jié)點。

附圖說明

為了詳細理解上述特征的方式，可以通過參考示例性實施例來更具體地描述上面概括的內(nèi)容，其中一些示例性的實施例在附圖中示出。然而，應當注意，附圖僅示出了典型的示例性實施例，因此不應被認為是對本申請范圍的限制。

圖1示出了根據(jù)一個示例性實施例實現(xiàn)的可編程IC的架構；

圖2是描繪根據(jù)一個示例性實施例實現(xiàn)的互連電路的框圖；

圖3是描繪根據(jù)一個示例性實施例實現(xiàn)的可編程IC的一部分的框圖；

圖4是描繪根據(jù)一個示例性實施例實現(xiàn)選擇性地耦接可編程IC中節(jié)點的方法的流程圖；

圖5是根據(jù)一個示例性實施例的關于兩個P溝道晶體管的源極-柵極電壓與漏極電流之間關系的曲線圖。

為了便于理解，在可能的情況下使用相同的附圖標記來表示附圖中共用的相同元件。預期一個實例的元件可以有利地包含在其它實例中。