[發(fā)明專利]用于可編程集成電路的具有低閾值電壓P溝道晶體管的互連電路

有效

• 申請?zhí)枺?/td>: 201580043156.0
• 申請日: 2015-08-05
• 公開（公告）號: CN106664091B
• 公開（公告）日: 2021-03-16
• 發(fā)明（設計）人: P·簡恩;M·J·哈特
• 申請（專利權）人: 賽靈思公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/173;H03K19/177
• 代理公司: 北京市君合律師事務所 11517
• 代理人: 顧云峰;吳龍瑛

1.一種用于可編程集成電路IC的互連電路，包括：

輸入端子，其被耦接以從所述可編程IC中的節(jié)點接收輸入信號；

輸出端子，其被耦接以向所述可編程IC中的另一節(jié)點發(fā)送；

第一和第二控制端子，其被耦接以從所述可編程IC的存儲單元接收；以及

互補金屬氧化物半導體CMOS傳輸門，其被耦接在所述輸入端子和所述輸出端子之間并被耦接到所述第一和第二控制端子，所述CMOS傳輸門包括配置有第一閾值電壓的N溝道晶體管和配置有低于所述第一閾值電壓的第二閾值電壓的P溝道晶體管，其中所述CMOS傳輸門在處于使能狀態(tài)時配置為將所述輸入信號耦接至所述輸出端子；

其中所述P溝道晶體管包括配置為耦接到第一電源電壓的本體端子；

其中所述N溝道晶體管包括配置為耦接到相對于所述第一電源電壓的參考電壓的本體端子；

其中所述CMOS傳輸門配置為，當所述CMOS傳輸門處于使能狀態(tài)時：(i)所述P溝道晶體管的柵極端子耦接到具有所述參考電壓的第一控制信號，和(ii)所述N溝道晶體管的柵極端子耦接到具有第二電源電壓的第二控制信號，所述第二電源電壓高于所述第一電源電壓及所述輸入信號的最高電壓，并且低于使所述P溝道晶體管工作在帶間隧穿區(qū)域的電壓，以及

其中所述CMOS傳輸門配置為，當所述CMOS傳輸門處于禁用狀態(tài)時：(i)所述P溝道晶體管的柵極端子耦接到具有所述第二電源電壓的所述第一控制信號，和(ii)所述N溝道晶體管的柵極端子耦接到具有所述參考電壓的所述第二控制信號。

2.根據權利要求1所述的互連電路，其特征在于：

所述CMOS傳輸門包括與所述P溝道晶體管并聯(lián)耦接的所述N溝道晶體管；

所述N溝道晶體管包括耦接到所述輸入端子的第一端子，耦接到所述輸出端子的第二端子和耦接到所述第一控制端子的所述柵極端子；并且

所述P溝道晶體管包括耦接到所述輸入端子的第一端子，耦接到所述輸出端子的第二端子和耦接到所述第二控制端子的所述柵極端子。

3.根據權利要求1和2中任一項所述的互連電路，其特征在于，還包括：

耦接在所述CMOS傳輸門和所述輸出端子之間的驅動器。

4.根據權利要求1和2中任一項所述的互連電路，其特征在于，還包括：

另一CMOS傳輸門電路，被耦接在第二輸入端子和所述輸出端子之間以及被耦接到第三和第四控制端子，所述第三和第四控制端子被耦接以從所述可編程IC的另一存儲單元接收，所述另一CMOS傳輸門電路包括配置有所述第二閾值電壓的P溝道晶體管。

5.一種選擇性地耦接可編程IC中節(jié)點的方法，其特征在于，包括：

在互補金屬氧化物半導體CMOS傳輸門電路的輸入端子處，從輸入節(jié)點接收輸入信號，所述CMOS傳輸門電路具有與P溝道晶體管并聯(lián)耦接的N溝道晶體管，所述N溝道晶體管配置有第一閾值電壓，并且所述P溝道晶體管配置有低于所述第一閾值電壓的第二閾值電壓，其中所述CMOS傳輸門配置為運行在使能狀態(tài)和禁用狀態(tài)；

將第一電源電壓耦接到所述P溝道晶體管的本體端子；

將參考電壓耦接到所述N溝道晶體管的本體端子；

處于所述使能狀態(tài)時，利用具有所述參考電壓的第一控制信號驅動所述P溝道晶體管的柵極端子，并利用具有第二電源電壓的第二控制信號驅動所述N溝道晶體管的柵極端子，所述第二電源電壓高于所述第一電源電壓及所述輸入信號的最高電壓，并且低于使所述P溝道晶體管工作在帶間隧穿區(qū)域的電壓，其中所述第一控制信號和所述第二控制信號由所述可編程IC中的存儲單元提供；

處于禁用狀態(tài)時，利用具有所述第二電源電壓的所述第一控制信號驅動所述N溝道晶體管的柵極端子，并利用具有所述參考電壓的所述第二控制信號驅動所述N溝道晶體管的柵極端子；以及

響應于所述第一控制信號和所述第二控制信號，將來自所述CMOS傳輸門電路的輸出信號耦接到輸出節(jié)點。