[發明專利]具有自對準背側特征的半導體器件

有效

• 申請號: 201580041881.4
• 申請日: 2015-07-28
• 公開（公告）號: CN106663684B
• 公開（公告）日: 2019-11-15
• 發明（設計）人: S·A·法內利
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12
• 代理公司: 31100 上海專利商標事務所有限公司
• 代理人: 袁逸<國際申請>=PCT/US2015/

提供了涉及絕緣體上半導體工藝上的自對準特征的各種方法和器件。一種示例性方法包括在絕緣體上半導體晶片上形成柵極。該絕緣體上半導體晶片包括器件區、埋藏絕緣體和基板。該示例性方法進一步包括使用該柵極作為掩模向該絕緣體上半導體晶片應用處理。該處理在該埋藏絕緣體中創建了經處理的絕緣體區。該示例性方法還包括移除基板的至少一部分。該示例性方法還包括，在移除基板的該部分之后，從該埋藏絕緣體選擇性地移除經處理的絕緣體區以形成剩余的絕緣體區。

相關申請

本申請要求2014年8月6日提交且題為“SEMICONDUCTOR DEVICE WITH SELF-ALIGNED BACK SIDE FEATURES(具有自對準背側特征的半導體器件)”的美國非臨時專利申請No.14/453,595的優先權，該專利申請由此出于所有目的通過引用納入于此。

發明背景

以不斷減小的幾何尺寸以及以更低的成本來生產半導體器件在長久以來被認為是對于數字化時代的廣泛益處的關鍵貢獻因素之一。半導體器件的成本很大程度上取決于基板的大小、隨著基板被處理而消耗的材料的成本，以及取決于可分派給每個部分的資本開銷量。成本的前兩個貢獻因素可以通過減小器件的大小，以及通過使用現成可用的材料來減小。資本開銷成本可以通過使用現成可用的制造裝備，以及通過發展消除對于更多外來裝備的需求以及減少建造每個器件所花費的時間的處理技術來減小。這些處理技術有時與提供如何制作器件的證據的不同制造特征相關聯。

自對準柵極是指示可以參照圖1來描述的特定處理技術的制造特征。半導體晶片100包括被柵極102覆蓋的基板101。如所解說的，柵極102包括光掩模103、柵電極104和柵極絕緣體105。在該工藝中的該點，光掩模103被用來創建柵極堆疊。換言之，柵電極104和柵極絕緣體105先前具有附加部分，使得它們跨基板101的表面橫向延伸。光掩模103隨后被用來遮蔽柵極堆疊，而那些附加的部分被移除。一旦柵極102形成，光掩模103就可以在另一處理步驟中投入使用。如圖1中所解說的，柵極102可以用作遮蔽溝道107的掩模，而晶片100暴露于摻雜劑108的擴散。結果是，光掩模103不僅可以被用來形成柵極堆疊，也可以被用來創建晶體管109的源極區和漏極區。因此，對于柵極堆疊102和源極區與漏極區109的創建不要求不同的掩模。

除了減少所要求的處理步驟的數目之外，自對齊柵極工藝產生的附加益處在于，與根據特定替換性處理方法體系形成的器件相比，結果所得的器件具有優越的特性。晶體管的性能受到晶體管的柵極、溝道、源極和漏極區的相互依賴的直接影響。具體而言，嚴格控制源極-溝道結和漏極-溝道結相對于晶體管的柵極的位置是重要的。由于在自對準柵極工藝中同一掩模被用來形成柵極堆棧和源極與漏極區二者，所以消除了由于兩個不同掩模未對準而造成的誤差。自對準柵極工藝因此提供了更為成本有效的且功能優越的器件。

發明概述

在一個實施例中，一種方法包括在絕緣體上半導體晶片上形成柵極。該絕緣體上半導體晶片包括器件區、埋藏絕緣體和基板。該方法還包括使用該柵極作為掩模向該絕緣體上半導體晶片應用處理。該處理在該埋藏絕緣體中創建了經處理的絕緣體區。該方法還包括移除基板的至少一部分。該方法還包括，在移除基板的該部分之后，從該埋藏絕緣體選擇性地移除經處理的絕緣體區以形成剩余的絕緣體區。

在另一個實施例中，一種方法包括在絕緣體上半導體晶片上形成柵極。該絕緣體上半導體晶片包括器件區、埋藏絕緣體和基板。該示例性方法進一步包括使用該柵極作為掩模向該絕緣體上半導體晶片應用處理。該處理在該埋藏絕緣體中創建了經處理的絕緣體區。該示例性方法還包括移除基板的至少一部分。該示例性方法還包括，在移除基板的該部分之后，從該埋藏絕緣體選擇性地移除經處理的絕緣體區以形成剩余的絕緣體區。