[發(fā)明專利]用于芯片到芯片通信的系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201580039164.8
• 申請(qǐng)日: 2015-07-17
• 公開(kāi)（公告）號(hào): CN106796563B
• 公開(kāi)（公告）日: 2020-01-14
• 發(fā)明（設(shè)計(jì)）人: J·A·瑟斯頓;K·L·阿卡迪亞
• 申請(qǐng)（專利權(quán)）人: 高通股份有限公司
• 主分類號(hào): G06F13/364
• 分類號(hào): G06F13/364;G06F13/42
• 代理公司: 31100 上海專利商標(biāo)事務(wù)所有限公司
• 代理人: 楊麗

公開(kāi)了用于芯片到芯片通信的系統(tǒng)和方法。在一示例性方面，芯片到芯片鏈路包括主設(shè)備，主設(shè)備具有數(shù)據(jù)發(fā)射機(jī)、時(shí)鐘、時(shí)鐘發(fā)射機(jī)、與時(shí)鐘相關(guān)聯(lián)的鎖相環(huán)(PLL)以及接收機(jī)。芯片到芯片鏈路還包括從設(shè)備，從設(shè)備具有數(shù)據(jù)發(fā)射機(jī)、時(shí)鐘接收機(jī)和數(shù)據(jù)接收機(jī)。值得注意的是，從設(shè)備缺少時(shí)鐘或PLL。通過(guò)從從設(shè)備移除時(shí)鐘，從設(shè)備不具有從PLL的功率消耗元件。此外，因?yàn)閺脑O(shè)備不具有通常需要獲取新頻率并且穩(wěn)定的時(shí)鐘，主設(shè)備可以相對(duì)快速地改變頻率以及跨許多頻率(而非僅僅一個(gè)或兩個(gè)預(yù)定義頻率)來(lái)改變頻率。

優(yōu)先權(quán)要求

本申請(qǐng)要求于2014年7月18日提交且題為“SYSTEMS AND METHODS FOR CHIP TOCHIP COMMUNICATION(用于芯片到芯片通信的系統(tǒng)和方法)”的美國(guó)臨時(shí)專利申請(qǐng)S/N.62/026,063的優(yōu)先權(quán)，該申請(qǐng)通過(guò)援引全部納入于此。

本申請(qǐng)還要求于2015年7月16日提交且題為“SYSTEMS AND METHODS FOR CHIP TOCHIP COMMUNICATION(用于芯片到芯片通信的系統(tǒng)和方法)”的美國(guó)專利申請(qǐng)序列號(hào)14/801,310的優(yōu)先權(quán)，該美國(guó)專利申請(qǐng)通過(guò)引用全部納入于此。

背景

I.公開(kāi)領(lǐng)域

本公開(kāi)的技術(shù)一般涉及集成電路(IC)并且尤其涉及兩個(gè)IC之間的通信。

II.背景

計(jì)算設(shè)備在當(dāng)代社會(huì)是盛行的。此類計(jì)算設(shè)備受益于藉由日益復(fù)雜的集成電路(IC)而實(shí)現(xiàn)的日益增加的大量功能性。此類IC可以位于印刷電路板(PCB)上并且通過(guò)非瞬態(tài)導(dǎo)電元件(例如，物理跡線)來(lái)互連。根據(jù)預(yù)定義協(xié)議，信號(hào)在這些物理跡線上被路由。增加的功能性增加了此類信號(hào)中包括的數(shù)據(jù)量，從而需要更快的時(shí)鐘速度和更多的導(dǎo)電元件來(lái)容適增加的數(shù)據(jù)。

在許多實(shí)例中，用于封裝數(shù)據(jù)的協(xié)議(諸如外圍組件互連(PCI))由相異商業(yè)興趣聯(lián)盟創(chuàng)建。創(chuàng)建協(xié)議中所涉及的各個(gè)實(shí)體通過(guò)一系列折衷和工程現(xiàn)實(shí)來(lái)達(dá)成最終發(fā)布協(xié)議。具有共同協(xié)議的益處是根據(jù)協(xié)議使得設(shè)備的容易可用的互通性。此類互通性給予設(shè)備制造商在選擇可以從其購(gòu)買組件的廠商方面的靈活性。具有共同協(xié)議的缺點(diǎn)是該協(xié)議常常被過(guò)度設(shè)計(jì)以解決“最差情形”的場(chǎng)景。此類過(guò)度設(shè)計(jì)導(dǎo)致過(guò)度使用IC內(nèi)的面積以及額外的功耗。另一個(gè)缺點(diǎn)是該協(xié)議可能無(wú)法快速地對(duì)不斷改變的現(xiàn)實(shí)作出反應(yīng)。即，新技術(shù)或舊技術(shù)的非預(yù)期組合可能與協(xié)議較差地交互。

此類較差交互的一個(gè)示例是當(dāng)在芯片到芯片總線上的時(shí)鐘速度增加時(shí)，消耗越來(lái)越多的功率。此外，隨著時(shí)鐘速度增加，隨著時(shí)鐘信號(hào)上升和下降的轉(zhuǎn)變被縮短(即，轉(zhuǎn)變發(fā)生得更快)，這對(duì)計(jì)算設(shè)備內(nèi)的其他組件造成越來(lái)越多的電磁干擾(EMI)。而且，此類電磁發(fā)射可能影響計(jì)算設(shè)備能夠成為聯(lián)邦通信委員會(huì)(FCC)的發(fā)射標(biāo)準(zhǔn)的期望處理的能力。因而，期望一種改善芯片間信令的方式。

公開(kāi)概述

詳細(xì)描述中公開(kāi)的各方面包括用于芯片到芯片通信的系統(tǒng)和方法。在一示例性方面，芯片到芯片鏈路包括主設(shè)備，主設(shè)備具有數(shù)據(jù)發(fā)射機(jī)、時(shí)鐘、時(shí)鐘發(fā)射機(jī)、與時(shí)鐘相關(guān)聯(lián)的鎖相環(huán)(PLL)以及接收機(jī)。芯片到芯片鏈路還包括從設(shè)備，從設(shè)備具有數(shù)據(jù)發(fā)射機(jī)、時(shí)鐘接收機(jī)和數(shù)據(jù)接收機(jī)。值得注意的是，從設(shè)備缺少時(shí)鐘或PLL。通過(guò)從從設(shè)備移除時(shí)鐘，從設(shè)備不具有從PLL的功率消耗元件。此外，因?yàn)閺脑O(shè)備不具有通常需要獲取新頻率并且穩(wěn)定的時(shí)鐘，主設(shè)備可以相對(duì)快速地改變頻率以及跨許多頻率(而非僅僅一個(gè)或兩個(gè)預(yù)定義頻率)來(lái)改變頻率。頻率移位允許芯片到芯片鏈路緩解可變的電磁干擾(EMI)攻擊，以及幫助阻止芯片到芯片鏈路成為可變EMI的受害者。