[發明專利]用于芯片到芯片通信的系統和方法

有效

• 申請號: 201580039164.8
• 申請日: 2015-07-17
• 公開（公告）號: CN106796563B
• 公開（公告）日: 2020-01-14
• 發明（設計）人: J·A·瑟斯頓;K·L·阿卡迪亞
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/364
• 分類號: G06F13/364;G06F13/42
• 代理公司: 31100 上海專利商標事務所有限公司
• 代理人: 楊麗

1.一種主集成電路(IC)，包括：

總線接口，所述總線接口被配置成耦合至芯片間總線；

發射機，所述發射機包括驅動器，所述驅動器將數據信號輸出到所述總線接口以供跨所述芯片間總線進行傳輸；

接收機，所述接收機耦合至所述總線接口；

時鐘數據恢復(CDR)電路，所述時鐘數據恢復(CDR)電路操作地耦合至所述接收機；

鎖相環(PLL)，所述鎖相環(PLL)接收參考時鐘信號并且將時鐘信號輸出到所述發射機的驅動器和所述CDR電路，其中所述發射機通過所述總線接口將主時鐘信號輸出到所述芯片間總線上；

控制系統，所述控制系統操作地耦合至所述PLL和所述CDR電路，所述控制系統被配置成通過控制所述PLL來改變所述主時鐘信號的頻率，其中數據傳輸在獨立于遠程從IC處的時鐘活動的頻率改變期間繼續；以及

溫度控制電路，所述溫度控制電路操作地耦合至所述控制系統和所述CDR電路，其中所述控制系統基于溫度的改變和所述溫度控制電路來喚醒所述CDR電路。

2.如權利要求1所述的主IC，其特征在于，進一步包括定時器控制電路，所述定時器控制電路操作地耦合至所述控制系統和所述CDR電路，其中所述控制系統基于所述定時器控制電路來周期性地喚醒所述CDR電路達一預定時間量以糾正時鐘漂移。

3.如權利要求1所述的主IC，其特征在于，所述溫度控制電路被配置成從溫度傳感器接收溫度信號。

4.如權利要求1所述的主IC，其特征在于，所述接收機包括可編程端電路，所述可編程端電路被配置成允許與所述接收機相關聯的端阻抗的變動，并且其中所述控制系統基于到所述遠程從IC的距離來配置所述端阻抗。

5.如權利要求1所述的主IC，其特征在于，進一步包括定時器控制電路，其中所述控制系統被配置成響應于來自所述溫度控制電路的信號基于所述定時器控制電路來喚醒所述CDR電路達一時間量。

6.如權利要求1所述的主IC，其特征在于，所述發射機進一步包括串行化器，所述串行化器被配置成從所述PLL接收時鐘信號。

7.如權利要求1所述的主IC，其特征在于，進一步包括復用器，所述復用器耦合至所述PLL并且被配置成接收低速時鐘信號以及選擇性地將所述時鐘信號或所述低速時鐘信號傳遞至所述發射機和所述CDR電路。

8.一種從集成電路(IC)，包括：

總線接口，所述總線接口被配置成被耦合至芯片間總線；

發射機，所述發射機包括驅動器，所述驅動器將數據信號輸出到所述總線接口以供跨所述芯片間總線進行傳輸；

接收機，所述接收機耦合至所述總線接口并且被配置成從通過所述芯片間總線接收自主IC的信號中提取時鐘信號；

時鐘數據恢復(CDR)電路，所述時鐘數據恢復(CDR)電路操作地耦合至所述接收機；

控制系統，所述控制系統操作地耦合至所述接收機和所述CDR電路，所述控制系統被配置成在由所述接收機提取的時鐘信號上操作而不參考內部鎖相環(PLL)或內部時鐘；以及

溫度控制電路，所述溫度控制電路操作地耦合至所述控制系統和所述CDR電路，其中所述控制系統基于溫度的改變和所述溫度控制電路來喚醒所述CDR電路。

9.如權利要求8所述的從IC，其特征在于，進一步包括定時器控制電路，所述定時器控制電路操作地耦合至所述控制系統和所述CDR電路，其中所述控制系統基于所述定時器控制電路來周期性地喚醒所述CDR電路達一預定時間量以糾正時鐘漂移。

10.如權利要求8所述的從IC，其特征在于，所述溫度控制電路被配置成從溫度傳感器接收溫度信號。

11.如權利要求8所述的從IC，其特征在于，所述接收機包括可編程端電路，所述可編程端電路被配置成允許與所述接收機相關聯的端阻抗的變動，并且其中所述控制系統基于到所述主IC的距離來配置所述端阻抗。