[實用新型]一種帶冗余結構的單片集成譯碼電路

有效

• 申請號: 201521130370.3
• 申請日: 2015-12-31
• 公開（公告）號: CN205389201U
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 張祿;張燏;邢岳;郭艷玲;和斌;張躍;于江勇;閆蕊
• 申請（專利權）人: 北京宇翔電子有限公司
• 主分類號: H03M7/04
• 分類號: H03M7/04
• 代理公司: 北京正理專利代理有限公司 11257
• 代理人: 付生輝;張雪梅

技術領域

本實用新型屬于微電子器件技術領域，具體涉及一種帶冗余結構的單片集成譯碼電路。

背景技術

隨著科學技術的發展，電子系統在系統工程中的地位越來越重要。系統工程的壽命和可靠性水平也越來越高，特別是航天航空等主要領域對電子系統的可靠性水平提出了更高的要求。電子元器件是電子系統的重要組成部分，其可靠性水平直接影響電子系統和系統工程可靠性水平。因此，如何提高電子元器件可靠性水平已成為提高系統工程可靠性水平的關鍵。

冗余設計思想在系統工程中已普遍采用，特別是在高可靠應用領域尤為突出。經有關方面數據統計，采用冗余設計比不采用冗余設計的系統可靠性水平可提高2-5倍。

單片集成技術，即采用微電子工藝技術，對多種不同功能器件集成在一個芯片中的定制電路。單片集成技術具有集成度高、體積小、重量輕，焊點數目少等特點，從而提高了器件可靠性水平。

實用新型內容

本實用新型的目的在于提供一種器件結構，用于解決上述技術缺陷中的至少一個。

本實用新型一方面提供一種帶冗余結構的單片集成譯碼電路，包括：并聯連接的第一譯碼器和第二譯碼器，作為所述譯碼電路的輸入單元，其中第一譯碼器和第二譯碼器每個均包括M個輸入端、一個使能端和2^M個輸出端；2^M個輸出單元，每個輸出單元由分別來自第一譯碼器的一個輸出端和第二譯碼器的一個輸出端的信號驅動，其中M為自然數，且M≥2。

在一個優選實施例中，每個所述輸出單元包括第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管和電阻器，其中第一譯碼器的第N個輸出端輸出的驅動信號被饋送到第N個輸出單元的第一PMOS晶體管和第三PMOS晶體管的柵極，第一PMOS晶體管的源極和第三PMOS晶體管的源極分別連接到電源端，第一PMOS晶體管的漏極和第三PMOS晶體管的漏極相連接；其中第二譯碼器的第N個輸出端輸出的驅動信號被饋送到所述第N個輸出單元的第二PMOS晶體管和第四PMOS晶體管的柵極，第二PMOS晶體管的源極和第四PMOS晶體管的源極與第一PMOS晶體管的漏極和第三PMOS晶體管的漏極相連接；其中所述電阻器一端接地，另一端與第二PMOS晶體管的漏極和第四PMOS晶體管的漏極相連接，作為所述第N個輸出單元的輸出端；并且其中N為自然數，且1≤N≤2^M。

在又一個優選實施例中，該譯碼電路還包括2^M+1個二級反相器，分為兩組，每組2^M個；其中第一組反相器中的每個反相器接收來自第一譯碼器的對應輸出端的信號，第二組反相器中的每個反相器接收來自第二譯碼器的對應輸出端的信號，并且分別輸出的信號共同驅動所述2^M個輸出單元中的對應輸出單元。