[實用新型]一種帶冗余結構的單片集成譯碼電路

有效

• 申請號: 201521130370.3
• 申請日: 2015-12-31
• 公開（公告）號: CN205389201U
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 張祿;張燏;邢岳;郭艷玲;和斌;張躍;于江勇;閆蕊
• 申請（專利權）人: 北京宇翔電子有限公司
• 主分類號: H03M7/04
• 分類號: H03M7/04
• 代理公司: 北京正理專利代理有限公司 11257
• 代理人: 付生輝;張雪梅

1.一種帶冗余結構的單片集成譯碼電路，其特征在于，包括：

并聯連接的第一譯碼器和第二譯碼器，作為所述譯碼電路的輸入單元，其 中第一譯碼器和第二譯碼器每個均包括M個輸入端、一個使能端和2^M個輸出 端；

2^M個輸出單元，每個輸出單元由分別來自第一譯碼器的一個輸出端和第二 譯碼器的一個輸出端的信號驅動，

其中M為自然數，且M≥2。

2.根據權利要求1所述的譯碼電路，其特征在于，每個所述輸出單元包括

第一PMOS晶體管(P₁)、第二PMOS晶體管(P₂)、第三PMOS晶體 管(P₃)、第四PMOS晶體管(P₄)和電阻器(R₁)，其中第一譯碼器的第N 個輸出端輸出的驅動信號被饋送到第N個輸出單元的第一PMOS晶體管和第 三PMOS晶體管的柵極，第一PMOS晶體管的源極和第三PMOS晶體管的源 極分別連接到電源端(V_DD)，第一PMOS晶體管的漏極和第三PMOS晶體管 的漏極相連接；

其中第二譯碼器的第N個輸出端輸出的驅動信號被饋送到所述第N個輸 出單元的第二PMOS晶體管和第四PMOS晶體管的柵極，第二PMOS晶體管 的源極和第四PMOS晶體管的源極與第一PMOS晶體管的漏極和第三PMOS 晶體管的漏極相連接；

其中所述電阻器一端接地(V_SS)，另一端與第二PMOS晶體管的漏極和 第四PMOS晶體管的漏極相連接，作為所述第N個輸出單元的輸出端；并且

其中N為自然數，且1≤N≤2^M。

3.根據權利要求1所述的譯碼電路，其特征在于，還包括：

2^M+1個二級反相器，分為兩組，每組2^M個；

其中第一組反相器中的每個反相器接收來自第一譯碼器的對應輸出端的 信號，第二組反相器中的每個反相器接收來自第二譯碼器的對應輸出端的信號， 并且分別輸出的信號共同驅動所述2^M個輸出單元中的對應輸出單元。

4.根據權利要求2所述的譯碼電路，其特征在于，還包括：

2^M+1個二級反相器，分為兩組，每組2^M個；

其中第一組反相器中的第N個反相器接收來自第一譯碼器的第N個輸出 端的信號，第二組反相器中的第N個反相器接收來自第二譯碼器的第N個輸 出端的信號，并且所述第一組反相器中的第N個反相器輸出的信號被饋送到所 述第N個輸出單元的第一PMOS晶體管和第三PMOS晶體管的柵極，所述第 二組反相器中的第N個反相器輸出的信號被饋送到所述第N個輸出單元的第 二PMOS晶體管和第四PMOS晶體管的柵極。