[實用新型]一種高耐濕性肖特基勢壘二極管芯片

有效

• 申請號: 201521055069.0
• 申請日: 2015-12-17
• 公開（公告）號: CN205231040U
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 姚偉明;楊勇;馬文力;付國振;譚德喜
• 申請（專利權）人: 揚州國宇電子有限公司
• 主分類號: H01L23/29
• 分類號: H01L23/29;H01L23/31;H01L29/872
• 代理公司: 蘇州潤桐嘉業知識產權代理有限公司 32261
• 代理人: 胡思棉

技術領域

本實用新型屬于半導體功率器件技術領域，特別適用于肖特基勢壘二極管，更具體的說，涉及一種具有高耐濕性的肖特基勢壘二極管芯片。

背景技術

當前，功率半導體器件在電源轉換領域的具有無可替代的作用，尤其是功率肖特基二極管，由于它們擁有極低的正向導通壓降、近乎理想的反向恢復特性、較好的產品一致性，因此受到了市場的廣泛認可。同時，由于工作環境多變，在可靠性方面除傳統要求外，對濕潮工作環境下的正常工作且保持電路元器件壽命也提出了更高的要求。

然而，傳統肖特基二極管主要注重于低正向導通壓降和抗靜電能力，近年來對肖特基二極管產品工作結溫要求也越加提高。但肖特基二極管在各種復雜工作環境尤其是高溫高濕應用環境下，往往容易出現失效。從過往經驗來講，電子元器件的耐濕性能主要由器件的封裝工藝來保證，當出現極端高溫高濕環境要求時，僅僅提高封裝工藝原材料與工藝水平不僅成本高昂而且效果不甚理想。

傳統的肖特基勢壘二極管芯片結構參看圖1，在N型重摻雜硅襯底1上外延生長一層N型輕摻雜外延層2，在N型輕摻雜外延層上設置有P型重摻雜環3，在P型重摻雜環3上方設置有薄氧化層4，在薄氧化層外側的N型輕摻雜外延層上及部分P型重摻雜環上設置有場氧化層5，在薄氧化層內側的N型輕摻雜外延層上表面及部分P型重摻雜環上表面形成有肖特基勢壘層6，在場氧化層、薄氧化層、肖特基勢壘層上成型有正面多層金屬層7，在N型重摻雜硅襯底下面設置有背面多層金屬層8。該類傳統的肖特基二極管在高溫高濕環境條件下時，容易出現失效。針對僅從封裝工藝提高肖特基二極管耐高溫高濕的性能已經難以實現的情況下，本實用新型從肖特基二極管芯片方面，著手解決能夠提高肖特基二極管耐高溫高濕的技術方法。

發明內容

本實用新型所要解決的技術問題是提供一種耐高濕肖特基勢壘二極管芯片，可以對肖特基二極管終端結構中Si-SiO₂界面進行保護，有效防止水汽侵入Si-SiO₂和電極金屬-勢壘硅化物界面。

為解決上述技術問題，本實用新型提供的技術方案是一種高耐濕性肖特基勢壘二極管芯片，其包括N型重摻雜硅襯底、在所述N型重摻雜硅襯底上生長的N型輕摻雜外延層、在所述N型輕摻雜外延層中設置有的P型重摻雜環區、位于所述P型重摻雜環區上方的薄氧化層、位于所述薄氧化層外側的場氧化層、位于所述薄氧化層內側的肖特基勢壘層，位于所述場氧化層、所述薄氧化層、所述肖特基勢壘層上方的正面多層金屬層，及位于所述N型重摻雜硅襯底下面的背面多層金屬層，其特征在于在所述場氧化層上方、所述薄氧化層的上方及其內側設置有對高密度介質層，位于所述薄氧化層內側的所述高密度介質層覆蓋部分所述P型重摻雜環區，所述高密度介質層位于所述正面多層金屬層下方。

所述高密度介質層厚度為50~500nm。

本實用新型的耐高濕肖特基勢壘二極管芯片結構中，通過增加高密度介質層，在器件結構內部提高器件鈍化效果，對二極管終端結構中的Si-SiO₂界面進行保護，防止水汽進入Si-SiO₂界面和電極金屬-肖特基勢壘硅化物界面，提高抵抗潮濕環境下的可靠性。

附圖說明

圖1，傳統型肖特基勢壘二極管芯片結構剖面示意圖。

圖2，本實用新型肖特基勢壘二極管芯片結構剖面示意圖。

具體實施方式

針對上述技術方案，現舉一較佳實施例并結合圖示進行具體說明。參看圖2，本實用新型的肖特基勢壘二極管芯片，其主要包括N型重摻雜硅襯底、N型輕摻雜外延層、P型重摻雜環區、薄氧化層、場氧化層、肖特基勢壘層、高密度介質層、多層金屬層，其中。