[實(shí)用新型]數(shù)據(jù)接口電路、耗材芯片、耗材盒及成像系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201521010232.1
• 申請日: 2015-12-07
• 公開（公告）號: CN205202469U
• 公開（公告）日: 2016-05-04
• 發(fā)明（設(shè)計(jì)）人: 王雄偉;薛茹燕;孫萬里
• 申請（專利權(quán)）人: 珠海艾派克微電子有限公司
• 主分類號: B41J2/175
• 分類號: B41J2/175;B41J2/135;B41J2/01
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 楊貝貝;黃健

1.一種用于耗材芯片的數(shù)據(jù)接口電路，其特征在于，包括：

用于對耗材芯片接收到的輸入電壓進(jìn)行分壓的輸入分壓電路、過壓保護(hù) 電路和開漏輸出電路；

所述輸入分壓電路包括第一分壓電阻和第二分壓電阻；所述第一分壓電 阻與所述第二分壓電阻串聯(lián)連接；所述第一分壓電阻的第一端用于接收數(shù)據(jù) 輸入信號，所述第一分壓電阻的第二端與所述第二分壓電阻的第一端連接； 所述第二分壓電阻的第二端接地；

所述過壓保護(hù)電路包括輸入緩沖器和開關(guān)管；所述輸入緩沖器的輸入端 連接在所述第一分壓電阻與所述第二分壓電阻之間，用于接收所述輸入分壓 電路的分壓輸出信號，所述輸入緩沖器的輸出端與所述開關(guān)管的控制端連接； 所述輸入緩沖器的輸出端用于輸出讀寫識別信號；所述開關(guān)管的輸出端接地；

所述開漏輸出電路包括N型金屬-氧化物-半導(dǎo)體NMOS管和第三電阻；所 述第三電阻的第一端與所述第一分壓電阻的第一端連接，所述第三電阻的第 二端分別與所述開關(guān)管的輸入端和所述NMOS管的漏極連接；所述NMOS管的 源極接地；所述NMOS管的柵極與所述耗材芯片的片內(nèi)數(shù)據(jù)輸出端連接。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)接口電路，其特征在于，所述第一分壓電 阻、所述第二分壓電阻、所述第三電阻均為多晶硅電阻。

3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)接口電路，其特征在于，所述第一分壓電 阻與所述第二分壓電阻的電阻值的比值為2:1至10:1。

4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)接口電路，其特征在于，所述開關(guān)管為 NMOS管，所述輸入緩沖器包括兩級的反相器。

5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)接口電路，其特征在于，所述開關(guān)管為 PMOS管，所述輸入緩沖器包括一級的反相器。

6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)接口電路，其特征在于，所述開關(guān)管與所 述NMOS管導(dǎo)通后的源極與漏極之間的電壓與0V之間的偏差在預(yù)設(shè)范圍內(nèi)。

7.一種耗材芯片，其特征在于，包括：芯片基板及設(shè)置在所述芯片基板 上的耗材芯片晶圓，所述耗材芯片晶圓包括片內(nèi)數(shù)據(jù)輸出端、信號輸入接口、 權(quán)利要求1-6中任一項(xiàng)所述的數(shù)據(jù)接口電路，所述數(shù)據(jù)接口電路與所述片內(nèi) 數(shù)據(jù)輸出端連接，用于接收所述片內(nèi)數(shù)據(jù)輸出端加載在所述開漏輸出電路上 的信號，當(dāng)所述信號為邏輯高電平，所述開漏輸出電路的所述NMOS管導(dǎo)通； 當(dāng)所述信號為邏輯低電平，所述開漏輸出電路的所述NMOS管截止；所述數(shù)據(jù) 接口電路與所述信號輸入接口連接，用于接收外部設(shè)備對所述耗材芯片的輸 入電壓以對所述耗材芯片進(jìn)行讀寫操作。

8.一種耗材盒，其特征在于，包括盒體，在所述盒體上設(shè)置有如權(quán)利要 求7所述的耗材芯片。

9.一種成像系統(tǒng)，其特征在于，包括成像設(shè)備、權(quán)利要求8所述的耗材 盒，所述耗材芯片用于接收所述成像設(shè)備發(fā)送的輸入電壓，以使所述成像設(shè) 備對所述耗材芯片進(jìn)行讀寫操作。