[實用新型]一體式晶體掩膜

有效

• 申請?zhí)枺?/td>: 201520983398.5
• 申請日: 2015-12-01
• 公開（公告）號: CN205152315U
• 公開（公告）日: 2016-04-13
• 發(fā)明（設(shè)計）人: 李文蘊;林日樂;林丙濤;董宏奎;謝佳維;滿欣
• 申請（專利權(quán)）人: 中國電子科技集團公司第二十六研究所
• 主分類號: C23C14/04
• 分類號: C23C14/04
• 代理公司: 重慶信航知識產(chǎn)權(quán)代理有限公司 50218
• 代理人: 江濤

技術(shù)領(lǐng)域

本實用新型屬于掩膜技術(shù)領(lǐng)域，具體涉及一種一體式晶體掩膜。

背景技術(shù)

石英晶體振蕩器芯片三維結(jié)構(gòu)加工成形后，需要對其芯片結(jié)構(gòu)進 行電極鍍膜工藝，特別是側(cè)面電極鍍膜工藝的精度，會直接影響到晶 體振蕩器的性能。晶體振蕩器芯片的三維結(jié)構(gòu)電極成形工藝通常采用 金屬掩膜遮蔽電子束蒸鍍的方式實現(xiàn)，但是本實用新型的發(fā)明人經(jīng)過 研究發(fā)現(xiàn)，由于受限金屬掩膜加工尺寸的精度(約為幾十個微米)影 響，因而電極圖形的制作精度不高，且容易造成電極短路或者電極不 對稱，進而導(dǎo)致晶體振蕩器的相關(guān)參數(shù)偏低，不合格率上升。

實用新型內(nèi)容

針對現(xiàn)有技術(shù)存在的由于受限金屬掩膜加工尺寸的精度影響，因 而電極圖形的制作精度不高，且容易造成電極短路或者電極不對稱， 進而導(dǎo)致晶體振蕩器的相關(guān)參數(shù)偏低，不合格率上升的技術(shù)問題，本 實用新型提供一種新的采用晶體掩膜方式的一體式晶體掩膜。

為了實現(xiàn)上述目的，本實用新型采用如下技術(shù)方案：

一種一體式晶體掩膜，包括位于基片上的石英晶體振蕩器芯片結(jié) 構(gòu)，以及與所述石英晶體振蕩器芯片結(jié)構(gòu)同基片，且與所述石英晶體 振蕩器芯片結(jié)構(gòu)同時制作成形的晶體掩膜。

進一步，所述基片上還設(shè)有用于與其他配套夾具進行對準定位的 對準定位孔。

進一步，所述晶體掩膜和石英晶體振蕩器芯片結(jié)構(gòu)通過腐蝕工藝 同時制作成形。

進一步，所述一體式晶體掩膜的尺寸制作精度為2-3微米。

本實用新型公開的一體式晶體掩膜，實現(xiàn)了振蕩器芯片的一體化 鍍膜，即在對振蕩器芯片進行側(cè)面電極鍍膜時，可直接利用同一基片 上的晶體掩膜，對振蕩器芯片進行三維電極鍍膜工藝，這種一體式晶 體掩膜工藝，提高了振蕩器芯片的電極成形精度，降低了振蕩器芯片 電極成形精度對晶體振蕩器性能的影響。同時，在石英基片上設(shè)置有 用于與其他配套夾具進行快速對準定位的對準定位孔，由此可以在裝 配工序中省略調(diào)節(jié)對準的時間，只需要對準裝配上緊夾具即可，每個 基片的平均裝配時間從現(xiàn)在的約20分鐘降低到3分鐘以內(nèi)，大幅度 提升裝配精度和生產(chǎn)效率，降低振蕩器芯片電極成形精度對晶體振蕩 器性能的影響。另外，一體式晶體掩膜的尺寸制作精度為2-3微米， 因此可將振蕩器芯片短路的比例大幅度降低。

附圖說明

圖1是本實用新型提供的一體式晶體掩膜結(jié)構(gòu)示意圖。

圖中，11、石英晶體振蕩器芯片結(jié)構(gòu)；12、晶體掩膜。

具體實施方式

為了使本實用新型實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達成目的與功效 易于明白了解，下面結(jié)合具體圖示，進一步闡述本實用新型。

在本實用新型的描述中，需要理解的是，術(shù)語“縱向”、“徑向”、“長 度”、“寬度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水 平”、“頂”、“底”、“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示 的方位或位置關(guān)系，僅是為了便于描述本實用新型和簡化描述，而不 是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位 構(gòu)造和操作，因此不能理解為對本實用新型的限制。

請參考圖1所示，本實用新型公開一種一體式晶體掩膜，包括位 于基片如石英基片上的石英晶體振蕩器芯片結(jié)構(gòu)11，以及與所述石 英晶體振蕩器芯片結(jié)構(gòu)11同基片，且與所述石英晶體振蕩器芯片結(jié) 構(gòu)11同時制作成形的晶體掩膜12。

本實用新型公開的一體式晶體掩膜，實現(xiàn)了振蕩器芯片的一體化 鍍膜，即在對振蕩器芯片進行側(cè)面電極鍍膜時，可直接利用同一基片 上的晶體掩膜，對振蕩器芯片進行三維電極鍍膜工藝，這種一體式晶 體掩膜工藝，提高了振蕩器芯片的電極成形精度，降低了振蕩器芯片 電極成形精度對晶體振蕩器性能的影響。

作為優(yōu)選實施例，所述基片上還設(shè)有用于與其他配套夾具進行對 準定位的對準定位孔(圖中未示)，以用于與其他配套夾具進行快速 對準定位，由此可以在裝配工序中省略調(diào)節(jié)對準的時間，只需要對準 裝配上緊夾具即可，每個基片的平均裝配時間從現(xiàn)在的約20分鐘降 低到3分鐘以內(nèi)，大幅度提升裝配精度和生產(chǎn)效率，降低振蕩器芯片 電極成形精度對晶體振蕩器性能的影響。