[實用新型]集成電路

有效

• 申請號: 201520975979.4
• 申請日: 2015-11-30
• 公開（公告）號: CN205282459U
• 公開（公告）日: 2016-06-01
• 發明（設計）人: E·佩蒂特普瑞茲
• 申請（專利權）人: 意法半導體（克洛爾2）公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

相關申請的交叉引用

本申請要求2015年6月18日提交的法國專利申請1555588號的優先權，其公開內容以引用的方式并入本文。

技術領域

本實用新型涉及集成電路，并且更加具體地，涉及在集成電路的有源區上，例如晶體管漏極或者源極區上，制造伸出到與這些有源區接界的絕緣區之上的接觸。

背景技術

在其上制造有集成電路的襯底可以是絕緣體上硅(SOI)襯底，并且更加具體地，可以是全耗盡型絕緣體上硅(FDSOI)襯底，但該示例并非限制性的。

絕緣體上硅襯底包括半導體膜，該半導體膜例如由硅或者硅合金制成，例如硅鍺合金，位于通常稱為“BOX”(即，“埋入式氧化物”)的埋入式絕緣層之上，埋入式絕緣層自身則位于載體襯底例如半導體阱之上。

在FDSOI技術中，半導體膜是全耗盡的，即，其由本征半導體材料組成。其厚度一般大約為幾納米。而且，埋入式絕緣層自身的厚度一般是薄的，大約為十納米。

考慮到半導體膜的小厚度，晶體管的源極和漏極包括相對于半導體膜凸起的區段，以便在這些區域與晶體管的溝道區域之間確保足夠的電連接。

這種凸起的源極和漏極區域(RSD)通常通過外延來獲得。

為了使得能夠通過外延制造凸起的源極和漏極區，例如，使用脫氧工藝提前清潔硅的表面，這導致在相鄰的絕緣區中形成空腔。

而且，在常見的集成工藝中，當希望在位于與多晶硅線相距小的精確控制的距離(例如，位于兩條多晶硅線之間)的有源區上制造接觸時，使用光刻掩膜限定出接觸的幾何形狀會引起制造了伸出到所述絕緣空腔之上的接觸。

此外，在這種情況下，接觸的常規制造工藝引起空腔被穿透，從而導致在接觸的金屬端部與相鄰的這部分載體襯底之間的短路。

避免該穿透的一種方式由以下步驟組成：使用兩個光刻掩膜來限定出接觸的幾何形狀，從而使得后者不從有源區突出。

然而，這種方法實施起來很昂貴。

實用新型內容

根據另一方面，提供了一種集成電路，該集成電路包括：至少一個有源區，該至少一個有源區位于半導體襯底之上；空腔，該空腔與有源區接界并且在絕緣區中盡可能遠地延伸到半導體區域的附近；絕緣多層和導電接觸，該導電接觸在出現在有源區上并且進入到空腔中的絕緣多層內。

根據該其他方面的一個一般性特征，絕緣多層包括：第一絕緣層，該第一絕緣層覆蓋在所述接觸外部的有源區，至少部分地襯覆空腔的壁，并且具有位于所述接觸與所述半導體區域之間的區段；以及絕緣區域，絕緣區域在第一絕緣層的包括圍繞所述接觸的至少一種絕緣材料之上；以及附加絕緣層，該附加絕緣層位于為具有覆蓋在接觸外部的第一絕緣層的第一部分和位于接觸外部的第二部分，在所述至少一種絕緣材料內，并且與至少部分地襯覆空腔的壁的第一絕緣層的部分相隔一定距離。

根據一個實施例，附加絕緣層的材料可以與第一絕緣層的材料相同，并且例如，可以包括氮化硅。

該附加絕緣層的厚度可以包括在5nm與20nm之間。

作為變型，提供了一種集成電路，該集成電路的絕緣多層包括：第一絕緣層，該第一絕緣層覆蓋在所述接觸外部的有源區并且襯覆空腔的壁；附加絕緣層，該附加絕緣層覆蓋襯覆所述空腔的壁的第一絕緣層的部分，接觸到達在所述空腔中的該附加絕緣層；以及絕緣區域，該絕緣區域在第一絕緣層的頂部和附加絕緣層之上，包括圍繞所述接觸的至少一種絕緣材料。

根據適用于該變型的一個實施例，第一絕緣層包括氮化硅，并且附加絕緣層包括高介電常數氧化物。

無論是什么變型，半導體襯底可以是SOI襯底，即，包括由載體襯底自身承載的埋入式絕緣層(BOX)承載的半導體膜的襯底。在這種情況下，所述埋入式絕緣層包括所述絕緣區的至少一部分，并且所述半導體區域可以是載體襯底的部分。

附圖說明

在審查對本實用新型的完全非限制性的實施例以及對應附圖的詳細說明時，本實用新型的其他優點和特征將變得顯而易見，其中：

圖1圖示了根據本實用新型的集成電路的一部分的頂視圖。

圖2至圖19圖示了根據本實用新型的用于制造接觸的方法的第一變型。

圖20至圖35圖示了根據本實用新型的用于制造接觸的方法的另一變型。

具體實施方式

圖1示意性地圖示了集成電路IC的一部分的頂視圖，包括此處在有源區ZA，有源區ZA兩側有兩條多晶硅線LP。