[實用新型]用于在集成電路設備中處理數據的電路

有效

• 申請號: 201520732569.7
• 申請日: 2015-09-21
• 公開（公告）號: CN205068374U
• 公開（公告）日: 2016-03-02
• 發明（設計）人: 圣托許·庫瑪·述德
• 申請（專利權）人: 吉林克斯公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 北京寰華知識產權代理有限公司 11408
• 代理人: 林柳岑

1.一種用于在集成電路設備中處理數據的電路，所述電路包括：

選擇電路；

第一寄存器，所述第一寄存器耦合到所述選擇電路的第一輸出端；

第二寄存器，所述第二寄存器被實施為鎖存器并且耦合到所述選擇電路的第二輸出端；以及

信號線，所述信號線在所述第一寄存器的所述輸出端與所述選擇電路的輸入端之間耦合；

其中所述選擇電路實現所述第一寄存器的輸出信號到所述第二寄存器的輸入端的所述耦合。

2.根據權利要求1所述的電路，其中所述信號線包括專用信號線。

3.根據權利要求1所述的電路，其進一步包括經耦合以接收時鐘信號的第一反相器，其中所述第一反相器的輸出端耦合到所述第二寄存器的時鐘輸入端。

4.根據權利要求3所述的電路，其進一步包括第一時鐘控制電路，所述第一時鐘控制電路具有時鐘選擇多路復用器，所述時鐘選擇多路復用器經耦合以在第一輸入端處接收所述時鐘信號并且進一步經耦合以在第二輸入端處接收在所述第一反相器的所述輸出端處生成的反相時鐘信號。

5.根據權利要求4所述的電路，其進一步包括：

第二時鐘控制電路，所述第二時鐘控制電路具有第二反相器，所述第二反相器包括耦合到所述第一反相器的輸入端的輸出端；以及

其中所述第二時鐘控制電路實現輸入時鐘信號或反相輸入時鐘信號到所述第一反相器的所述輸入端的所述耦合。

6.根據權利要求1所述的電路，其進一步包括配置存儲器，所述配置存儲器具有配置位，所述配置位用于配置所述選擇電路以實現所述第一寄存器的所述輸出端到所述第二寄存器的所述輸入端的所述耦合。

7.根據權利要求6所述的電路，其中所述配置存儲器具有用于將所述第二寄存器配置為鎖存器的配置位。

8.一種用于在集成電路設備中處理數據的電路，所述電路包括：

多個可配置邏輯元件，每個可配置邏輯元件包括：

查找表；

選擇電路，所述選擇電路耦合到所述查找表的輸出端；

第一寄存器，所述第一寄存器耦合到所述選擇電路的第一輸出端；以及

第二寄存器，所述第二寄存器被實施為鎖存器并且耦合到所述選擇電路的第二輸出端；

其中所述選擇電路實現所述第一寄存器的輸出端到所述第二寄存器的輸入端的所述耦合；以及

可編程互連元件，所述可編程互連元件能夠經配置以將所述多個可配置邏輯元件中的第一可配置邏輯元件的輸出端耦合到所述多個可配置邏輯元件中的第二可配置邏輯元件的輸入端。

9.根據權利要求8所述的電路，其中所述多個可配置邏輯元件中的每個可配置邏輯元件進一步包括第一時鐘控制電路，所述第一時鐘控制電路具有時鐘選擇多路復用器及第一反相器，所述第一反相器經耦合以接收時鐘信號，所述時鐘選擇多路復用器經耦合以在第一輸入端處接收所述時鐘信號并且進一步經耦合以在第二輸入端處接收在所述第一反相器的輸出端處生成的反相時鐘信號。

10.根據權利要求9所述的電路，其中所述多個可配置邏輯元件中的每個可配置邏輯元件進一步包括：

第二時鐘控制電路，所述第二時鐘控制電路具有第二反相器，所述第二反相器包括耦合到所述第一反相器的輸入端的輸出端；

其中所述第二時鐘控制電路實現輸入時鐘信號或反相輸入時鐘信號到所述第一反相器的所述輸入端的所述耦合。

11.根據權利要求8所述的電路，其進一步包括具有配置位的配置存儲器，所述配置位用于配置所述多個可配置邏輯元件中的可配置邏輯元件的所述選擇電路，以實現所述第一寄存器的輸出端到所述第二寄存器的輸入端的所述耦合。

12.根據權利要求11所述的電路，其中所述配置存儲器具有用于將所述可配置邏輯元件的所述第二寄存器配置為鎖存器的配置位。

13.根據權利要求11所述的電路，其中每個可配置邏輯元件包括信號線，所述信號線在所述第一寄存器的所述輸出端與所述選擇電路的輸入端之間耦合。

14.根據權利要求8所述的電路，其中所述多個可配置邏輯元件中的每個可配置邏輯元件進一步包括信號線，所述信號線在所述第一寄存器的所述輸出端與所述選擇電路的輸入端之間耦合。