[實用新型]一種支持多路系統任意處理啟動及高冗余度的電路

有效

• 申請號: 201520669095.6
• 申請日: 2015-08-31
• 公開（公告）號: CN205050131U
• 公開（公告）日: 2016-02-24
• 發明（設計）人: 王磊
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F11/16
• 分類號: G06F11/16
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 國建全

1.一種支持多路系統任意處理啟動及高冗余度的電路，其特征在于，包括CPU0、CPU1、CPU2及CPU3四顆處理器，每顆處理器支持兩組快速通道互聯QPI，每顆處理器間通過QPI鏈路進行連接，從每顆處理器內部引出1條DMI總線分別連接至PCIeSwitch芯片上，PCIeSwitch芯片再經DMI總線與PCH控制芯片Patssburg連接，PCH控制芯片Patssburg設計連接BMC芯片、磁盤設備、USB設備及PowervilleI350網絡芯片。

2.根據權利要求1所述的一種支持多路系統任意處理啟動及高冗余度的電路，其特征在于，所述BMC芯片具有一個SPI總線接口，該SPI總線接口與BIOS芯片相連，BMC芯片通過12C總線連接復雜可編程邏輯器件CPLD相連，BMC芯片經Broadcom54610及FCIConnerter與計算機相連接。

3.根據權利要求1或2所述的一種支持多路系統任意處理啟動及高冗余度的電路，其特征在于，所述PCH控制芯片Patssburg上引出兩個SATA6Gb/s傳輸接口，每個SATA6Gb/s傳輸接口分別連接到相應的mSATA上，PCH控制芯片Patssburg上引出四個SATA3Gb/s傳輸接口，每個SATA3Gb/s傳輸接口分別連接到相應的SAS/SSD/PCIeSSD上。

4.根據權利要求1或2所述的一種支持多路系統任意處理啟動及高冗余度的電路，其特征在于，所述處理器CPU1、CPU2及CPU3各引出兩條PCIeGen3x8信號線，每條PCIeGen3x8信號線對應連接至PCIeGen3x8Slot，處理器CPU1、CPU2及CPU3各引出一條PCIeGen3x16信號線，每條PCIeGen3x16信號線對應連接至PCIeGen3x16Slot。

5.根據權利要求1或2所述的一種支持多路系統任意處理啟動及高冗余度的電路，其特征在于，所述DMI總線采用DMI3.0總線。