[實(shí)用新型]一種適用于FLASH MCU的IO接口模塊

有效

• 申請(qǐng)?zhí)枺?/td>: 201520645123.0
• 申請(qǐng)日: 2015-08-25
• 公開（公告）號(hào): CN204926076U
• 公開（公告）日: 2015-12-30
• 發(fā)明（設(shè)計(jì)）人: 吳峰
• 申請(qǐng)（專利權(quán)）人: 四川芯聯(lián)發(fā)電子股份有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 成都金英專利代理事務(wù)所(普通合伙) 51218
• 代理人: 袁英

技術(shù)領(lǐng)域

本實(shí)用新型涉及微處理器領(lǐng)域，特別是涉及一種適用于FLASHMCU的IO接口模塊。

背景技術(shù)

微處理器由一片或少數(shù)幾片大規(guī)模集成電路組成的中央處理器。目前，微處理器已經(jīng)無(wú)處不在，無(wú)論是錄像機(jī)、智能洗衣機(jī)、移動(dòng)電話等家電產(chǎn)品，還是汽車引擎控制，以及數(shù)控機(jī)床、導(dǎo)彈精確制導(dǎo)等都要嵌入各類不同的微處理器。微處理器不僅是微型計(jì)算機(jī)的核心部件，也是各種數(shù)字化智能設(shè)備的關(guān)鍵部件。國(guó)際上的超高速巨型計(jì)算機(jī)、大型計(jì)算機(jī)等高端計(jì)算系統(tǒng)也都采用大量的通用高性能微處理器建造。

IO接口模塊是微處理器和其外接終端的中間設(shè)備，IO接口模塊的性能及其重要。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種適用于FLASHMCU的IO接口模塊，結(jié)構(gòu)簡(jiǎn)單，體積小巧，設(shè)置有I/O控制寄存器、I/O數(shù)據(jù)寄存器、推挽放大器、復(fù)用器和邏輯控制電路，提供推挽式駛出、開漏式輸出等功能。

本實(shí)用新型的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的：一種適用于FLASHMCU的IO接口模塊，它包括I/O控制寄存器、I/O數(shù)據(jù)寄存器、推挽放大器、復(fù)用器和邏輯控制電路。

所述I/O控制寄存器分別與控制寫入端WRITE_CTRL、控制讀出端READ_CTRL、數(shù)據(jù)總線DATABUS、控制輸出端OUTPUT和開漏輸出端OPENDRAIN連接，控制輸出端OUTPUT和開漏輸出端OPENDRAIN均通過(guò)邏輯控制電路與推挽放大器連接。

所述I/O數(shù)據(jù)寄存器分別與數(shù)據(jù)寫入端WRITE_DATA、數(shù)據(jù)讀出端READ_DATA、數(shù)據(jù)總線DATABUS和數(shù)據(jù)輸出端連接，數(shù)據(jù)輸出端和外接信號(hào)輸出端與復(fù)用器的輸入端連接，復(fù)用器的輸出端分別與邏輯控制電路與推挽放大器連接。

所述推挽放大器與I/O接口連接，I/O接口還通過(guò)邏輯控制電路與數(shù)據(jù)總線DATABUS連接。

進(jìn)一步的，所述邏輯控制電路包括非門電路A、第一與非門電路B和第二與非門電路C。

其中，所述開漏輸出端OPENDRAIN依次通過(guò)非門電路A和第一與非門電路B與推挽放大器的第一輸入端連接，控制輸出端OUTPUT分別與第一與非門電路B和第二與非門電路C的輸入端連接，第二與非門電路C輸出端與推挽放大器的第二輸入端連接。

進(jìn)一步的，所述邏輯控制電路還包括緩沖器D和第一三態(tài)緩沖器E。

I/O接口依次通過(guò)緩沖器D和第一三態(tài)緩沖器E與數(shù)據(jù)總線DATABUS連接，第一三態(tài)緩沖器E的控制使能端與I/O控制寄存器的使能輸出端INPUT連接。

進(jìn)一步的，所述邏輯控制電路還包括第三與非門電路F，第三與非門電路F的輸入端分別與I/O控制寄存器的上拉輸出端PULL_HIGH和復(fù)位信號(hào)輸入端RESET連接，第三與非門電路F的輸出端與直流電源的控制端連接，直流電源的輸出端與I/O接口連接。

進(jìn)一步的，所述邏輯控制電路還包括第一與門電路G，所述外接信號(hào)輸出端包括蜂鳴器/計(jì)數(shù)器使能輸入端BUZ/CLO_EN以及蜂鳴器/計(jì)數(shù)器信號(hào)輸入端BUZ/CLO。

第一與門電路G的輸入端分別與蜂鳴器/計(jì)數(shù)器使能輸入端BUZ/CLO_EN和蜂鳴器/計(jì)數(shù)器信號(hào)輸入端BUZ/CLO連接，第一與門電路G的輸出端與復(fù)用器的輸入端連接。

進(jìn)一步的，所述邏輯控制電路還包括第二與門電路H，第二與門電路H的輸入端分別與I/O接口和休眠信號(hào)輸入端SLEEP連接，第二與門電路H的輸出端與喚醒輸出端WAKE_UP連接。

進(jìn)一步的，所述邏輯控制電路還包括第三與門電路I，第三與門電路I的輸入端分別與I/O接口和中斷使能輸入端INT_EN連接，第三與門電路I的輸出端與中斷輸出端EXT_INT連接。

進(jìn)一步的，所述邏輯控制電路還包括第二三態(tài)緩沖器J，第二三態(tài)緩沖器J的輸入端與I/O接口連接，第二三態(tài)緩沖器J的輸出端與模數(shù)轉(zhuǎn)換器ADC連接，第二三態(tài)緩沖器J的控制使能端與模數(shù)轉(zhuǎn)換器ADC的使能控制端AD_EN連接。

本實(shí)用新型的有益效果是：本實(shí)用新型所提出的一種適用于FLASHMCU的IO接口模塊，結(jié)構(gòu)簡(jiǎn)單，體積小巧，設(shè)置有I/O控制寄存器、I/O數(shù)據(jù)寄存器、推挽放大器、復(fù)用器和邏輯控制電路，提供推挽式駛出、開漏式輸出、上拉輸入、浮空輸入、蜂鳴器輸出、計(jì)時(shí)器輸出等功能。

附圖說(shuō)明

圖1為本實(shí)用新型中IO接口模塊的結(jié)構(gòu)框圖。

具體實(shí)施方式

下面結(jié)合附圖進(jìn)一步詳細(xì)描述本實(shí)用新型的技術(shù)方案，但本實(shí)用新型的保護(hù)范圍不局限于以下所述。