[實用新型]一種適用于FLASH MCU的IO接口模塊

有效

• 申請?zhí)枺?/td>: 201520645123.0
• 申請日: 2015-08-25
• 公開（公告）號: CN204926076U
• 公開（公告）日: 2015-12-30
• 發(fā)明（設(shè)計）人: 吳峰
• 申請（專利權(quán)）人: 四川芯聯(lián)發(fā)電子股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 成都金英專利代理事務(wù)所(普通合伙) 51218
• 代理人: 袁英

1.一種適用于FLASHMCU的IO接口模塊，其特征在于：它包括I/O控制寄存器、I/O數(shù)據(jù)寄存器、推挽放大器、復(fù)用器和邏輯控制電路；

I/O控制寄存器分別與控制寫入端WRITE_CTRL、控制讀出端READ_CTRL、數(shù)據(jù)總線DATABUS、控制輸出端OUTPUT和開漏輸出端OPENDRAIN連接，控制輸出端OUTPUT和開漏輸出端OPENDRAIN均通過邏輯控制電路與推挽放大器連接；

I/O數(shù)據(jù)寄存器分別與數(shù)據(jù)寫入端WRITE_DATA、數(shù)據(jù)讀出端READ_DATA、數(shù)據(jù)總線DATABUS和數(shù)據(jù)輸出端連接，數(shù)據(jù)輸出端和外接信號輸出端與復(fù)用器的輸入端連接，復(fù)用器的輸出端分別與邏輯控制電路與推挽放大器連接；

推挽放大器與I/O接口連接，I/O接口還通過邏輯控制電路與數(shù)據(jù)總線DATABUS連接。

2.根據(jù)權(quán)利要求1所述的一種適用于FLASHMCU的IO接口模塊，其特征在于：所述邏輯控制電路包括非門電路A、第一與非門電路B和第二與非門電路C；

開漏輸出端OPENDRAIN依次通過非門電路A和第一與非門電路B與推挽放大器的第一輸入端連接，控制輸出端OUTPUT分別與第一與非門電路B和第二與非門電路C的輸入端連接，第二與非門電路C輸出端與推挽放大器的第二輸入端連接。

3.根據(jù)權(quán)利要求1所述的一種適用于FLASHMCU的IO接口模塊，其特征在于：所述邏輯控制電路還包括緩沖器D和第一三態(tài)緩沖器E；

I/O接口依次通過緩沖器D和第一三態(tài)緩沖器E與數(shù)據(jù)總線DATABUS連接，第一三態(tài)緩沖器E的控制使能端與I/O控制寄存器的使能輸出端INPUT連接。

4.根據(jù)權(quán)利要求1所述的一種適用于FLASHMCU的IO接口模塊，其特征在于：所述邏輯控制電路還包括第三與非門電路F，第三與非門電路F的輸入端分別與I/O控制寄存器的上拉輸出端PULL_HIGH和復(fù)位信號輸入端RESET連接，第三與非門電路F的輸出端與直流電源的控制端連接，直流電源的輸出端與I/O接口連接。

5.根據(jù)權(quán)利要求1所述的一種適用于FLASHMCU的IO接口模塊，其特征在于：所述邏輯控制電路還包括第一與門電路G，所述外接信號輸出端包括蜂鳴器/計數(shù)器使能輸入端BUZ/CLO_EN以及蜂鳴器/計數(shù)器信號輸入端BUZ/CLO；

第一與門電路G的輸入端分別與蜂鳴器/計數(shù)器使能輸入端BUZ/CLO_EN和蜂鳴器/計數(shù)器信號輸入端BUZ/CLO連接，第一與門電路G的輸出端與復(fù)用器的輸入端連接。

6.根據(jù)權(quán)利要求1所述的一種適用于FLASHMCU的IO接口模塊，其特征在于：所述邏輯控制電路還包括第二與門電路H，第二與門電路H的輸入端分別與I/O接口和休眠信號輸入端SLEEP連接，第二與門電路H的輸出端與喚醒輸出端WAKE_UP連接。

7.根據(jù)權(quán)利要求1所述的一種適用于FLASHMCU的IO接口模塊，其特征在于：所述邏輯控制電路還包括第三與門電路I，第三與門電路I的輸入端分別與I/O接口和中斷使能輸入端INT_EN連接，第三與門電路I的輸出端與中斷輸出端EXT_INT連接。

8.根據(jù)權(quán)利要求1所述的一種適用于FLASHMCU的IO接口模塊，其特征在于：所述邏輯控制電路還包括第二三態(tài)緩沖器J，第二三態(tài)緩沖器J的輸入端與I/O接口連接，第二三態(tài)緩沖器J的輸出端與模數(shù)轉(zhuǎn)換器ADC連接，第二三態(tài)緩沖器J的控制使能端與模數(shù)轉(zhuǎn)換器ADC的使能控制端AD_EN連接。