[實用新型]基于FPGA測頻電路的壓控低通濾波器

有效

• 申請?zhí)枺?/td>: 201520581457.6
• 申請日: 2015-08-05
• 公開（公告）號: CN204859130U
• 公開（公告）日: 2015-12-09
• 發(fā)明（設(shè)計）人: 馬永杰;鄭麗蓉;馬勝前;趙長榮;張維昭;范滿紅
• 申請（專利權(quán)）人: 西北師范大學(xué)
• 主分類號: H03H11/04
• 分類號: H03H11/04
• 代理公司: 甘肅省知識產(chǎn)權(quán)事務(wù)中心 62100
• 代理人: 周立新

技術(shù)領(lǐng)域

本實用新型屬于濾波器技術(shù)領(lǐng)域，涉及一種壓控低通濾波器，特別涉及一種基于FPGA測頻電路的壓控低通濾波器。

背景技術(shù)

目前，濾波電路是電子系統(tǒng)中許多設(shè)計問題的核心，在信號處理、數(shù)據(jù)傳送和抑制干擾等領(lǐng)域有著廣泛的應(yīng)用。信號處理時，待測信號中難免會摻雜有大量的噪聲，固定濾波頻率的濾波器只能對頻率不變的信號進行濾波處理，而自跟蹤濾波器能在保持被測信號頻率與濾波頻率一致的情況下，使有用頻率信號通過，同時使其他干擾信號受到衰減，具有良好的濾波性能，且能處理頻率在較大范圍內(nèi)變化的信號。

現(xiàn)階段實現(xiàn)自跟蹤濾波器的方法是：一是狀態(tài)變量法，這種方法設(shè)計和調(diào)試麻煩，不易控制，且元件離散，非線性影響大；二是電壓控制法，這種方法在輸入信號頻率處于濾波器的帶寬范圍之內(nèi)時，濾波后的信號和輸入信號之間不存在相位差，但是失調(diào)電壓及漂移會直接影響低頻率的穩(wěn)定性；三是集成濾波芯片法，這種方法不需預(yù)先知道信號頻率，濾波功能全且濾波頻率可控，但是在使用過程中存在電路噪聲和信號混疊等問題，而且對時鐘頻率或管腳編程難以實現(xiàn)濾波器的濾波頻率連續(xù)變化。

發(fā)明內(nèi)容

本實用新型的目的在于提供一種新的基于FPGA測頻的壓控自跟蹤低通濾波器的設(shè)計方法及電路，以解決濾波頻率范圍變化大、截止頻率能夠自動跟蹤輸入信號頻率的問題。

為實現(xiàn)上述目的，本實用新型所采用的技術(shù)方案是：一種基于FPGA測頻電路的壓控低通濾波器，包括依次相連接的放大電路、限幅電路、整形電路、FPGA測頻電路、D/A轉(zhuǎn)換電路和低通濾波電路。

本實用新型自跟蹤壓控低通濾波器實現(xiàn)了濾波器的截止頻率自動跟蹤輸入信號頻率的變化，并解決了在很多電子系統(tǒng)中所處理信號的頻率在較大范圍內(nèi)變化而處理不便的問題。同時，充分利用FPGA測頻和D/A轉(zhuǎn)換器的優(yōu)點。設(shè)計的電路結(jié)構(gòu)簡單，調(diào)節(jié)方便、實時性好、性能穩(wěn)定、實現(xiàn)的截止頻率范圍可達8MHz，可廣泛應(yīng)用于信號處理的各個方面，具有廣闊的應(yīng)用前景。

附圖說明

圖1是本實用新型壓控低通濾波器的結(jié)構(gòu)框圖。

圖2是本實用新型壓控低通濾波器中放大電路的示意圖。

圖3是本實用新型壓控低通濾波器中限幅電路的示意圖。

圖4是本實用新型壓控低通濾波器中整形電路的示意圖。

圖5是本實用新型壓控低通濾波器中D/A轉(zhuǎn)換電路的示意圖。

圖6是本實用新型壓控低通濾波器中低通濾波電路的示意圖。

圖7是本實用新型壓控低通濾波器中FPGA測頻模塊原理圖。

圖1中：1.放大電路，2.限幅電路，3.整形電路，4.FPGA測頻電路，5.D/A轉(zhuǎn)換電路，6.低通濾波電路。

具體實施方式

下面結(jié)合附圖和具體實施方式對本實用新型進行詳細說明。

如圖1所示，本實用新型壓控低通濾波器，包括依次相連接的放大電路1、限幅電路2、整形電路3、FPGA測頻電路4、D/A轉(zhuǎn)換電路5和低通濾波電路6。

放大電路1的作用是將輸入的微弱信號轉(zhuǎn)換為TTL電平。限幅電路2主要起過壓保護的作用。整形電路3的作用是將正弦信號整形為脈沖信號。FPGA測頻電路4的作用就是對輸入的脈沖信號的頻率進行計數(shù)測量。D/A轉(zhuǎn)換電路5的作用是將FPGA測得的頻率值轉(zhuǎn)換為電壓值，輸出的電壓能與輸入的脈沖頻率成線性關(guān)系,并可通過測量其輸出端的電壓值來間接測量輸入的脈沖頻率。低通濾波電路6的作用是實現(xiàn)對輸入信號的濾波。

如圖2所示，本實用新型壓控低通濾波器中的放大電路1，包括第一芯片U1，第一芯片U1采用電流反饋型運算放大器AD811。第一芯片U1的第2腳（反相輸入端）分別與第一電阻R1的一端和第二電阻R2的一端相連接，第二電阻R2的另一端接第一芯片U1的第6腳（輸出端），第一電阻R1的另一端接輸入信號V_in；第一芯片U1的第7腳分別接第一電容C1的一端和正電源+V_S；第一芯片U1的第4腳分別與第二電容C2的一端和負電源-V_S相連接，第一芯片U1的第3腳、第一電容C1的另一端和第二電容C2的另一端均接地。電源V_S給第一芯片U1工作提供5V供電電壓。第一芯片U1的第1腳、第5腳和第8腳懸空，第一芯片U1的6腳為放大后信號的輸出端V₁，該輸出端V₁接限幅電路2。