[實用新型]上電時序電路

有效

• 申請號: 201520537071.5
• 申請日: 2015-07-22
• 公開（公告）號: CN204808193U
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 黃美紅;錢天柱;梁銳;肖朋曉
• 申請（專利權）人: 龍芯中科技術有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉丹;黃健

技術領域

本實用新型涉及計算機技術，尤其涉及一種上電時序電路。

背景技術

隨著通信技術的不斷發展，計算機成為人們生活和工作不可或缺的硬件設備，計算機中芯片的電源架構對于計算機的可靠性或穩定性起著非常重要的作用。一般的，生產計算機中的芯片的廠家會設定芯片中一些電壓輸入引腳之間的壓差的規格，該芯片的使用者只要滿足該芯片的壓差規格，就可以確保計算機的穩定性。以計算機中常用的AMDRS780X系列芯片為例，該系列芯片需要同時工作在3.3V和1.8V的電壓下，即3.3V的電源輸入端和1.8的電源輸入端需要同時給該系列芯片供電，AMD公司設定的該芯片上分別與3.3V的電源輸入端和1.8V的電源輸入端對應的兩個電壓輸入引腳在上電過程中的壓差要小于2.1V。

需要說明的是，傳統的計算機平臺所需的1.8V是由3.3V通過電源轉換芯片轉出的，即1.8V的電源輸入端中包括一個3.3V的電源輸入端和一個電源轉換芯片，因此，由于1.8V的電源輸入端的電源轉換芯片時間延時，經常會造成3.3V的電源輸入端與1.8V的電源輸入端在上電過程中，電壓的爬升階段壓差會大于2.1V，進而導致芯片上與這兩個電源輸入端對應的電壓輸入引腳之間的壓差大于2.1V，從而影響計算機的穩定性。

因此，如何確保計算機芯片的電壓輸入引腳在上電過程中的壓差滿足相應的壓差規格要求，成為目前亟待解決的技術問題。

實用新型內容

本實用新型提供一種上電時序電路，可以確保計算機芯片的電壓輸入引腳在上電過程中的壓差滿足相應的壓差規格要求，從而保證計算機的穩定運行。

第一方面，本實用新型提供一種上電時序電路，包括：第一電源模塊、第二電源模塊、第一MOS場效應管、半導體壓降模塊和延時電路，所述第一MOS場效應管為P通道的MOS場效應管，所述半導體壓降模塊產生的導通壓降大于第一閾值小于第二閾值，所述第一閾值大于所述第一電源模塊的穩定電壓減去所述第二電源模塊的穩定電壓的差值，所述第二閾值小于芯片的第一電壓輸入引腳與第二電壓輸入引腳之間的壓差所應滿足的壓差閾值；

所述第一電源模塊的第一端分別與所述第一MOS場效應管的源極和所述延時電路的第一端連接，所述第一電源模塊的第二端與芯片的第一電壓輸入引腳連接；所述延時電路的第一端與所述第一MOS場效應管的源極連接，所述延時電路的第二端與所述第一MOS場效應管的柵極連接；所述第一MOS場效應管的漏極通過所述半導體壓降模塊與所述第二電源模塊的第一端連接，所述第二電源模塊的第二端連接所述芯片的第二電壓輸入引腳；所述延時電路用于使所述第一MOS場效應管在所述第一電源模塊輸入給所述第一電壓輸入引腳的電壓和所述第二電源模塊輸入給所述第二電壓輸入引腳的電壓達到穩定值后再關閉。

結合第一方面，在第一方面的第一種可能的實施方式中，所述半導體壓降模塊包括第二MOS場效應管，所述第二MOS場效應管為N通道的MOS場效應管；

所述第一MOS場效應管的漏極與所述第二MOS場效應管的源極連接，所述第二MOS場效應管的柵極接地，且所述第二MOS場效應管的漏極與所述第二電源模塊的第一端連接。

結合第一方面，在第一方面的第二種可能的實施方式中，所述半導體壓降模塊包括第一二極管，所述第一MOS場效應管的漏極與所述第一二極管的正極連接，所述第一二極管的負極與所述第二電源模塊的第一端連接。

結合第一方面的第一種可能的實施方式，在第一方面的第三種可能的實施方式中，所述半導體壓降模塊還包括第二二極管；所述第二MOS場效應管的導通壓降為M，所述第二二極管的導通壓降為N，M+N大于所述第一閾值小于所述第二閾值；

所述第二MOS場效應管的漏極連接所述第二二極管的正極，所述第二二極管的負極連接所述第二電源模塊的第一端。

結合第一方面的第一種可能的實施方式，在第一方面的第四種可能的實施方式中，所述半導體壓降模塊還包括第二二極管；所述第二MOS場效應管的導通壓降為M，所述第二二極管的導通壓降為N，M+N大于所述第一閾值小于所述第二閾值；

所述第二MOS場效應管的源極連接所述第二二極管的負極，所述第二二極管的正極連接所述第一MOS場效應管的漏極。

結合第一方面至第一方面的第四種可能的實施方式中的任一項，在第一方面的第五種可能的實施方式中，所述延時電路包括一電阻和一電容；