[實用新型]一種高速內置閃存的測試板

有效

• 申請號: 201520371267.1
• 申請日: 2015-06-02
• 公開（公告）號: CN204884573U
• 公開（公告）日: 2015-12-16
• 發明（設計）人: 孫文濤
• 申請（專利權）人: 廣東利揚芯片測試股份有限公司
• 主分類號: G11C29/48
• 分類號: G11C29/48
• 代理公司: 東莞市華南專利商標事務所有限公司 44215
• 代理人: 劉克寬

技術領域

本實用新型涉及高速內存測試技術領域，特別涉及一種高速內置閃存的測試板。

背景技術

在針對高速內置閃存的測試過程中，通信需要由測試機向待測試高速內置閃存發送高頻信號。而由于測試機需要適用于多種不同芯片的測試，因此測試機的輸出端一般采用標配的排線，為此，必須設計一種能夠放置待測試的高速內置閃存并且能夠使得該高速內置閃存與測試機的輸出排線連接起來，以接收測試信號的測試板。

目前的測試板一般采用在PCB板上設置插槽和插座，插槽上的排針一端用于連接上位機的排線，另一端連接至插座，插座上安裝待測試的高速內置閃存，從而將上位測試機的測試測試信號傳遞到待測試的高速內置閃存。然而，在信號的傳遞過程中，特別是在排線與排針的連接處，由于傳輸的是高頻信號，因此在連接點處會泄露一些電磁信號，而由于排針是許多針腳密集排列在一起的，因此這些泄露出來的信號會互相干擾，導致信號失真嚴重，影響了測試質量。

實用新型內容

本實用新型的目的在于避免上述現有技術中的不足之處而提供一種能夠有效減少排線與排針連接處的信號干擾，提高信號的保真程度的高速內置閃存的測試板。

本實用新型的目的通過以下技術方案實現：

提供了一種高速內置閃存的測試板，包括用于連接上位測試機的測試插槽，所述插槽中具有兩排平行的排針，其中一排排針是測試通道排針，所述測試通道排針的測試針腳一端連接上位測試機，另一端連接到測試板上的測試電路，另一排排針是抗干擾排針，所述抗干擾排針的抗干擾針腳的底端接電源地，所述抗干擾排針接收測試通道排針產生的電磁波并傳導至電源地。

其中，所述抗干擾排針中一個針腳接電源地，另外的針腳連接該接電源地的針腳。

其中，所述測試電路包括芯片容置座，所述芯片容置座的管腳與所述測試通道排針的測試針腳的底端連接。

其中，所述芯片容置座設置于測試版的中心，所述測試插槽分布于所述芯片容置座的四周。

其中，芯片容置座兩側的測試插槽的通道排針的針腳的排序方向一致，以使得所有從上位測試機連接至所述測試插槽的排線方向一致。

其中，所述測試通道排針和抗干擾排針之間的距離小于測試通道排針中相鄰針腳之間的距離。

本實用新型的有益效果：本實用新型將一排排針變為兩排排針，而且其中一排作為抗干擾排針，抗干擾排針的抗干擾針腳的底端接電源地，因此抗干擾排針能夠有效接收測試通道排針產生的電磁波并傳導至電源地，避免了測試通道排針不同針腳之間的信號干擾，提高信號的保真程度的高速內置閃存的測試板。

附圖說明

利用附圖對本實用新型作進一步說明，但附圖中的實施例不構成對本實用新型的任何限制，對于本領域的普通技術人員，在不付出創造性勞動的前提下，還可以根據以下附圖獲得其它的附圖。

圖1為本實用新型的測試插槽的結構示意圖。

圖2為本實用新型一種高速內置閃存的測試板的結構示意圖。

在圖1至圖2中包括有：

1——測試插槽、11——測試通道排針、12——抗干擾排針、13——測試針腳、14——抗干擾針腳、2——、芯片容置座。

具體實施方式

結合以下實施例對本實用新型作進一步描述。

本實用新型一種高速內置閃存的測試板的具體實施方式，如圖1和圖2所示，包括用于連接上位測試機的測試插槽1，所述插槽中具有兩排平行的排針，其中一排排針是測試通道排針11，所述測試通道排針11的測試針腳13一端連接上位測試機，另一端連接到測試板上的測試電路，所述測試電路包括芯片容置座，所述芯片容置座的管腳與所述測試通道排針11的測試針腳13的底端連接，另一排排針是抗干擾排針12，所述抗干擾排針12的抗干擾針腳14的底端接電源地，所述抗干擾排針12接收測試通道排針11產生的電磁波并傳導至電源地。

在高頻信號的傳送過程中，抗干擾排針12能夠有效接收測試通道排針11產生的電磁波并傳導至電源地，從而避免了測試通道排針11不同針腳之間的信號干擾，提高信號的保真程度的高速內置閃存的測試板。

具體的，所述抗干擾排針12中一個針腳接電源地，另外的針腳連接該接電源地的針腳。以此方便的實現抗干擾排針12的接地連接。

進一步的，所述芯片容置座設置于測試版的中心，所述測試插槽1分布于所述芯片容置座的四周。以便于布線，同時避免測試插槽1與芯片容置座的密集排布導致干擾。