[實(shí)用新型]一種鏡像全加器電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201520343069.4
• 申請(qǐng)日: 2015-05-25
• 公開（公告）號(hào): CN204652349U
• 公開（公告）日: 2015-09-16
• 發(fā)明（設(shè)計(jì)）人: 劉倩;丁成樂
• 申請(qǐng)（專利權(quán)）人: 哈爾濱理工大學(xué)
• 主分類號(hào): H03K19/20
• 分類號(hào): H03K19/20
• 代理公司: 哈爾濱市松花江專利商標(biāo)事務(wù)所 23109
• 代理人: 胡樹發(fā)

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種全加器。

背景技術(shù)

全加器是數(shù)字集成電路設(shè)計(jì)中的常用模塊，其最常見的實(shí)現(xiàn)方式為靜態(tài)互補(bǔ)CMOS及其對(duì)應(yīng)的鏡像電路。這類全加器在進(jìn)行求和運(yùn)算時(shí)，一部分運(yùn)算過程是重復(fù)的，全加器進(jìn)行求和的關(guān)鍵路徑的延遲特別大。

對(duì)于CMOS結(jié)構(gòu)電路來說，如果設(shè)計(jì)的目的只是為求出一個(gè)邏輯結(jié)果，那么將公式分離勢(shì)必會(huì)額外的增加CMOS電路器件使用量，但如果需要用給定的幾個(gè)信號(hào)同時(shí)求出兩個(gè)或者多個(gè)結(jié)果時(shí)，有一部分器件可以共用，重復(fù)部分的器件增大了求和的關(guān)鍵路徑的延遲。

實(shí)用新型內(nèi)容

本實(shí)用新型目的是為了解決現(xiàn)有全加器電路采用的晶體管個(gè)數(shù)很多，導(dǎo)致關(guān)鍵路徑上的延遲極大的問題，提供了一種鏡像全加器電路。

本實(shí)用新型所述一種鏡像全加器電路，它包括進(jìn)位電路和求和電路，

進(jìn)位電路包括第一進(jìn)位電路和第二進(jìn)位電路，第一進(jìn)位電路和第二進(jìn)位電路為鏡像結(jié)構(gòu)；

第一進(jìn)位電路包括PMOS晶體管a、PMOS晶體管b和PMOS晶體管c，PMOS晶體管a的柵極為G輸入端口，PMOS晶體管b的柵極為Ci輸入端口，PMOS晶體管c的柵極為P輸入端口，PMOS晶體管a的漏極和PMOS晶體管c的漏極同時(shí)連接VCC，PMOS晶體管a的源極和PMOS晶體管b的漏極相連接，PMOS晶體管b的源極和PMOS晶體管c的源極同時(shí)連接NCo輸出端口；

第二進(jìn)位電路包括NMOS晶體管d、NMOS晶體管e和NMOS晶體管f，NMOS晶體管d的柵極為Ci輸入端口，NMOS晶體管e的柵極為P輸入端口，NMOS晶體管f的柵極為G輸入端口，NMOS晶體管d的漏極和NMOS晶體管f的漏極同時(shí)連接NCo輸出端口，NMOS晶體管d的源極和NMOS晶體管e的漏極相連接，NMOS晶體管e的源極和NMOS晶體管f的源極同時(shí)接地；

NMOS晶體管d的柵極和PMOS晶體管b的柵極相連接，NMOS晶體管d的漏極和PMOS晶體管b的源極相連接，NMOS晶體管f的漏極和PMOS晶體管c的源極相連接，

求和電路包括第一求和電路和第二求和電路，第一求和電路和第二求和電路為鏡像結(jié)構(gòu)；

第一求和電路包括PMOS晶體管g、PMOS晶體管h、PMOS晶體管i、PMOS晶體管j和PMOS晶體管k，PMOS晶體管g的柵極為G輸入端口，PMOS晶體管h的柵極為Ci輸入端口，PMOS晶體管i的柵極為P輸入端口，PMOS晶體管j的柵極連接NCo輸出端口，PMOS晶體管k的柵極連接Ci輸入端口，PMOS晶體管g的漏極、PMOS晶體管h的漏極和PMOS晶體管i的漏極同時(shí)連接VCC，PMOS晶體管g的源極、PMOS晶體管h的源極和PMOS晶體管j的漏極同時(shí)相連接，PMOS晶體管i的源極連接PMOS晶體管k的漏極，PMOS晶體管j的源極連接NS輸出端口，PMOS晶體管k的源極連接NS輸出端口；

第二求和電路包括NMOS晶體管m、NMOS晶體管n、NMOS晶體管o、NMOS晶體管p和NMOS晶體管q，NMOS晶體管m的柵極連接NCo輸出端口，NMOS晶體管n的柵極連接Ci輸入端口，NMOS晶體管o的柵極連接P輸入端口，NMOS晶體管p的柵極連接Ci輸入端口，NMOS晶體管q的柵極連接G輸入端口，NMOS晶體管m的漏極連接NS輸出端口，NMOS晶體管n的漏極連接NS輸出端口，NMOS晶體管m的源極、NMOS晶體管o的漏極和NMOS晶體管p的漏極相連接，NMOS晶體管n的源極和NMOS晶體管q的漏極相連接，NMOS晶體管o的源極、NMOS晶體管p的源極和NMOS晶體管q的源極同時(shí)接地；

PMOS晶體管j的柵極和NMOS晶體管m的柵極相連接，PMOS晶體管j的源極和NMOS晶體管m的漏極相連接，PMOS晶體管k的源極和NMOS晶體管n的漏極相連接。

本實(shí)用新型的優(yōu)點(diǎn)：本實(shí)用新型所述的一種鏡像全加器電路共用到了24個(gè)晶體管，和經(jīng)典的鏡像全加器電路晶體管個(gè)數(shù)一致，但由于和求和端直接連接的晶體管個(gè)數(shù)由6個(gè)減少至4個(gè)，導(dǎo)致等效電阻阻值在同等工藝條件下可減少1/3，雖然P和G的計(jì)算需要一定時(shí)間，但關(guān)鍵路徑上的延遲和改進(jìn)前相比，在同等工藝條件下可縮減約16％。當(dāng)采用此種全加器作為加法器底層電路時(shí)，其所構(gòu)成的多位加法器關(guān)鍵路徑上的延遲也將大幅縮短。

附圖說明

圖1是本實(shí)用新型所述一種鏡像全加器電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式