[實用新型]功率MOS管芯片多聯結構

有效

• 申請號: 201520312140.2
• 申請日: 2015-05-15
• 公開（公告）號: CN204668301U
• 公開（公告）日: 2015-09-23
• 發明（設計）人: 張干;王建全;彭彪;王作義;崔永明
• 申請（專利權）人: 四川廣義微電子股份有限公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/488;H01L23/367;H01L23/373
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 羅言剛

技術領域

本實用新型屬于半導體制造領域，涉及半導體芯片的封裝技術，特別是涉及一種功率MOS管芯片多聯結構。

背景技術

安裝半導體集成電路芯片用的外殼，起著安放、固定、密封、保護芯片和增強電熱性能的作用，而且還是溝通芯片內部世界與外部電路的橋梁，芯片上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導線與其他器件建立連接。因此，封裝對CPU和其他LSI集成電路都起著重要的作用。

半導體功率器件是利用半導體材料和半導體制造工藝制造的具備輸出較大功率能力的單一器件，廣泛應用于放大器、開關電源或驅動電路中，現有的應用電路解決方案中，通常都需要多個功率器件，可以分別作為放大信號、功率開關和輸出級等使用，而隨著消費電子產品的輕型化和小型化，電路板整體尺寸不斷縮小，PCB板上可以排布器件和走線的空間極其有限。

隨著半導體工藝的進步，最小線寬早已突破微米級別，到達納米量級，由于線寬的不斷縮小，半導體芯片，特別是功率器件的功率密度不斷提高，單一的半導體芯片已經能夠提供安培級甚至更高的輸出電流，芯片的工作電流和發熱量不斷增大，封裝完成的半導體芯片必須具備強大的電流導通能力和散熱結構設計，單一功率管芯片尺寸由于固有結構和芯片散熱方面的限制，尺寸縮小空間極為有限。

實用新型內容

為更好的提高芯片集成化程度，節約電路板器件和元件連接走線占用空間，本實用新型公開了一種功率MOS管芯片多聯結構。

本實用新型所述功率MOS管芯片多聯結構，包括多個功率管芯片，所述功率管芯片的外露封裝面上包括互相絕緣的第一電極、控制電極和第二電極，所述第一電極和第二電極在功率管導通時形成主電流通路，控制電極為功率管的控制端；

多個功率管芯片的第一電極互相連接形成第一主電極；所述第一主電極位于外露封裝面的中心區域，第二電極均位于第一主電極外側；?所述第一主電極、第二電極和控制電極分別與第一主電極焊盤、第二電極焊盤和多個控制電極焊盤電連接；所述功率管芯片為MOS，源極和襯底連接形成第一電極，第二電極為漏極，控制電極為柵極。

優選的，多個功率管芯片的第二電極互相連接形成第二主電極，所述第二電極焊盤為包圍第一主電極焊盤的環狀，所述環狀包括但不限于圓環或正多邊形框；全部第二電極與第二電極焊盤電連接，且連接點均勻分布于第二電極焊盤上。

優選的，所述第一主電極和第一主電極焊盤為位置大小均對應的圓形。

具體的，包括4個所述功率管芯片，所述功率管芯片的外露封裝面為矩形，四個矩形拼接形成功率MOS管芯片多聯結構的矩形封裝面，四個控制引腳分別位于矩形封裝面的四角。

進一步的，每一所述功率管芯片的外露封裝面上包括兩個第二電極，均勻分布于第一電極和控制電極之間的區域。

優選的，還包括封裝外殼和金屬散熱片，所述金屬散熱片與封裝外殼之間通過介質粘結密封，所述封裝外殼為塑料或金屬，對應的介質分別為環氧樹脂或熔融玻璃。

進一步的，所述金屬散熱片為銅或鋁。

優選的，電極與焊盤之間通過金線連接。

本實用新型所述的功率MOS管芯片多聯結構，將多個功率管芯片封裝為一體，源極連接在一起的設計適用于作為開關電源功率管和放大電路驅動管等的多種應用情況，利用不同的控制電極實現各個單一功率管的開關控制，相對采用多個單一功率管芯片的電路結構，顯著縮小了板上器件的占用空間和源極走線。

附圖說明

圖1為本實用新型所述一種功率MOS管芯片多聯結構的一種具體實施方式結構示意圖；

圖中附圖標記名稱為：1-矩形封裝面?2-第一主電極??3-控制電極??4-第一電極??5-第二電極?6-第二主電極。

具體實施方式

下面結合附圖，對本實用新型的具體實施方式作進一步的詳細說明。

本實用新型所述功率MOS管芯片多聯結構，包括多個功率管芯片，所述功率管芯片的外露封裝面上包括互相絕緣的第一電極、控制電極和第二電極，所述第一電極和第二電極在功率管導通時形成主電流通路，控制電極為功率管的控制端；

多個功率管芯片的第一電極互相連接形成第一主電極；所述第一主電極位于外露封裝面的中心區域，第二電極均位于第一主電極外側；?所述第一主電極、第二電極和控制電極分別與第一主電極焊盤、第二電極焊盤和多個控制電極焊盤電連接。