[實用新型]一種可抑制輸出共模波動的LVDS驅動電路

有效

• 申請號: 201520203617.3
• 申請日: 2015-04-07
• 公開（公告）號: CN204481788U
• 公開（公告）日: 2015-07-15
• 發明（設計）人: 曹英帥
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 周永宏

技術領域

本實用新型屬于模擬集成電路技術領域，特別涉及一種可抑制輸出共模電壓波動的高速LVDS驅動電路。

背景技術

隨著近年來模擬數字轉換器(ADC)的速率越來越高，高速數據如何輸出到芯片外為工程師帶來極大的挑戰。在高速I/O接口領域，出現了CML(電流模邏輯)、并行LVDS(低壓差分傳輸)、串行JESD等各種傳輸協議。其中，LVDS接口由于低電壓差以及抗干擾強等優點，在并行數據傳輸中獲得廣大工程師的青睞。

傳統的LVDS驅動電路如圖1所示。整個電路由主體驅動電路、共模反饋電路和預驅動的緩沖器組成。由于LVDS接口標準規定，LVDS輸出的共模電壓在1.2V附近的范圍，所以傳統的LVDS驅動電路中，主體驅動電路的尾管以及開關管均采用高閾值電壓的MOS管。低壓數據Data通過電平轉換電路轉換至高壓電平，再經過預驅動的緩沖器得到兩對互補的方波信號(VP1和VP2、VN1和VN2)。其中，當VP1控制的開關S1和VN1控制的開關S3同時導通，另外兩個開關關斷，電流從VON到VOP；當VP2控制的開關S2和VN2控制的開關S4同時導通，另外兩個開關關斷，電流從VOP到VON，進而實現數據的低壓差分傳輸。

在傳統的LVDS驅動電路中，由于驅動開關管的信號(VP1和VP2、VN1和VN2)由預驅動的緩沖器產生，信號的幅度為整個電源電壓的范圍，因此當開關管不停的在導通狀態和關斷狀態之間切換時，會發生嚴重的溝道電荷注入現象，注入的電荷會導致輸出共模電壓波動，而共模電壓的恢復需要一定的時間，進而影響傳輸數據的速率。為了抑制輸出共模電壓的波動，在VA和VB的節點通常需要加很大的濾波電容。一種解決輸出共模電壓波動的方法如圖2所示，在輸出節點上通過加偽開關(Dummy?Switch)來吸收注入到輸出節點的電荷。這種方式雖然可以較好的抑制輸出共模電壓波動，但是偽開關的尺寸通常較大(和驅動開關相當)，并且需要增加預驅動緩沖器的規模，以便產生偽開關的控制信號(VD1和VD2)。

實用新型內容

本實用新型的目的在于克服現有技術的不足，提供一種從而可以減小驅動信號(VP1、VP2、VN1、VN2)的幅度，進一步減小驅動開關的溝道電荷注入，抑制LVDS輸出共模電壓的波動，加快驅動開關的響應速度的可抑制輸出共模波動的LVDS驅動電路。

本實用新型的目的是通過以下技術方案來實現的：一種可抑制輸出共模波動的LVDS驅動電路，包括LVDS主體驅動電路、共模反饋電路、預驅動緩沖器和低壓差線性穩壓器，預驅動緩沖器的輸入端連接數據輸入端，預驅動緩沖器的電源電壓輸入端與低壓差線性穩壓器相連，預驅動緩沖器的輸出端VP1、VP2、VN1和VN2分別與LVDS主體驅動電路的四個驅動開關管：S1、S2、S3和S4連接，LVDS主體驅動電路的VCM輸出端與共模反饋電路的輸入端負極相連；

所述的驅動開關S1和S2均采用低閾值電壓的PMOS管，驅動開關S3和S4均采用位于深N阱中的NMOS管；

所述的LVDS主體驅動電路還包括分別與驅動開關S1和S2連接的電流源尾管MP3和充當濾波電容的MOS器件MPX，分別與驅動開關S3和S4相連的電流源尾管MN3和充當濾波電容的MOS器件MNX；所述的電流源尾管MP3和MOS器件MPX均為高閾值電壓的PMOS管，電流源尾管MN3和MOS器件MNX均為高閾值電壓的NMOS管。

進一步地，所述的預驅動緩沖器采用電壓鉗位技術以便獲得小幅度驅動信號，將“電源”電壓鉗位到VCM+0.6V，“地”電壓鉗位到VCM-0.6V，其中，VCM為LVDS主體驅動電路輸出的共模電壓。

進一步地，所述的0.6V的鉗位電壓由低壓差線性穩壓器提供。

進一步地，所述的共模反饋電路的輸入端正極與參考電源VREF相連，共模反饋電路的輸出端與電流源尾管MN3的柵極連接。

本實用新型的有益效果是：

1、與傳統的LVDS驅動電路相比，本實用新型中LVDS主體驅動電路的驅動開關采用低閾值電壓的PMOS管(MP1、MP2)和位于深N阱的NMOS管(MN1、MN2)，從而可以減小驅動信號(VP1、VP2、VN1、VN2)的幅度，進一步減小驅動開關的溝道電荷注入，抑制LVDS輸出共模電壓的波動，加快驅動開關的響應速度；

2、能夠減小濾波電容的面積，同時不增加預驅動緩沖器的規模，進而能夠減小整個驅動電路模塊的面積；

3、無需電平轉換電路，進而降低了整個電路模塊的設計復雜度；