[實用新型]一種可抑制輸出共模波動的LVDS驅動電路

有效

• 申請號: 201520203617.3
• 申請日: 2015-04-07
• 公開（公告）號: CN204481788U
• 公開（公告）日: 2015-07-15
• 發明（設計）人: 曹英帥
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 周永宏

1.一種可抑制輸出共模波動的LVDS驅動電路，其特征在于，包括LVDS主體驅動電路、共模反饋電路、預驅動緩沖器和低壓差線性穩壓器，預驅動緩沖器的輸入端連接數據輸入端，預驅動緩沖器的電源電壓輸入端與低壓差線性穩壓器相連，預驅動緩沖器的輸出端VP1、VP2、VN1和VN2分別與LVDS主體驅動電路的四個驅動開關管：S1、S2、S3和S4連接，LVDS主體驅動電路的VCM輸出端與共模反饋電路的輸入端負極相連；

所述的驅動開關S1和S2均采用低閾值電壓的PMOS管，驅動開關S3和S4均采用位于深N阱中的NMOS管；

所述的LVDS主體驅動電路還包括分別與驅動開關S1和S2連接的電流源尾管MP3和充當濾波電容的MOS器件MPX，分別與驅動開關S3和S4相連的電流源尾管MN3和充當濾波電容的MOS器件MNX；所述的電流源尾管MP3和MOS器件MPX均為高閾值電壓的PMOS管，電流源尾管MN3和MOS器件MNX均為高閾值電壓的NMOS管。

2.根據權利要求1所述的LVDS驅動電路，其特征在于，所述的預驅動緩沖器采用電壓鉗位技術以便獲得小幅度驅動信號，將“電源”電壓鉗位到VCM+0.6V，“地”電壓鉗位到VCM-0.6V，其中，VCM為LVDS主體驅動電路輸出的共模電壓。

3.根據權利要求2所述的LVDS驅動電路，其特征在于，所述的0.6V的鉗位電壓由低壓差線性穩壓器提供。

4.根據權利要求1～3任意一項所述的LVDS驅動電路，其特征在于，所述的共模反饋電路的輸入端正極與參考電源VREF相連，共模反饋電路的輸出端與電流源尾管MN3的柵極連接。