[實用新型]具有熱中子屏蔽的半導體封裝

有效

• 申請號: 201520096869.0
• 申請日: 2015-02-10
• 公開（公告）號: CN204927284U
• 公開（公告）日: 2015-12-30
• 發明（設計）人: 皮耶·梅雅德;杰佛瑞·巴頓;奧斯汀·H·勒希
• 申請（專利權）人: 吉林克斯公司
• 主分類號: H01L23/552
• 分類號: H01L23/552
• 代理公司: 北京寰華知識產權代理有限公司 11408
• 代理人: 林柳岑

技術領域

本實用新型大體上涉及防止在集成電路中的單粒子翻轉的半導體封裝。

背景技術

靜態隨機存取存儲器(SRAM)是一種半導體存儲器，所述靜態隨機存取存儲器使用雙穩態鎖存電路來存儲每個位。SRAM在許多電子裝置中作為數據存儲裝置并且通常用于實施可編程邏輯集成電路(IC)。現場可編程門陣列(FPGA)等可編程邏輯集成電路是用戶可配置的并且能夠實施數字邏輯運算。FPGA包括布置成行和列的可配置邏輯塊(CLB)、圍繞CLB的輸入/輸出塊(IOB)，以及在CLB的行和列之間延伸的可編程互連線。CLB、IOB以及互連線可以經配置以利用存儲在FPGA的SRAM中的配置數據實施特定的設計。

可重新編程的集成電路的多功能性在航空航天等應用中是有利的，在所述航空航天中，遠程重新配置是優選于物理替換的。然而，許多航空航天應用將組件暴露在其中存在相對較高水平的輻射的環境中，這可能導致SRAM單元中的錯誤。充滿輻射的環境含有與硅原子相互作用的帶電粒子。當單一重離子撞擊硅襯底時，所述重離子通過產生自由電子空穴對而失去能量。這在局部區域產生密集的離子化軌跡，從而產生可以擾亂電路的電流脈沖。這被稱為單粒子翻轉(SEU)，或軟錯誤。SEU還可以由α粒子導致。α粒子在中子撞擊硅襯底時產生。α粒子行進通過襯底并且在有限的硅體積內產生電荷群集。α粒子可以從高能量中子以及已經失去足夠多動能以與操作環境處于熱平衡的中子中產生。α粒子還可以通過在半導體封裝中少量放射性污染物的衰減而產生。

在許多電路中，SEU可能僅具有在粒子撞擊之后的瞬時影響，其中變化根據電路的邏輯時延而消失。然而，在含有SRAM的電路中，在SRAM單元中發生的SEU可能導致所述單元改變狀態并且存儲不正確的位。在包含存儲器單元的可編程邏輯電路中，SEU可以改變經編程邏輯的功能，使得直到重新配置所述可編程邏輯，經編程邏輯才按期望起作用，所述存儲器單元的所存儲的值確定每個邏輯塊的功能。

實用新型內容

本實用新型揭示了包含熱中子屏蔽的半導體封裝。半導體封裝包含襯底以及安置在所述襯底上的集成電路裸片。半導體封裝還具有包含屏蔽材料的熱中子屏蔽。屏蔽材料包含硼-10并且經配置以抑制遇到熱中子屏蔽的熱中子的一部分使其不能穿過熱中子屏蔽。

另一所揭示的半導體封裝包含安置在襯底上的一或多個集成電路裸片。半導體封裝還包含熱中子屏蔽，所述熱中子屏蔽包住一或多個集成電路裸片并且包含足以防止遇到熱中子屏蔽的熱中子的至少50％穿過屏蔽材料的一定數量的硼-10。

應了解，各種其它實施例在具體實施方式以及所附的權利要求書中進行闡述。

附圖說明

在審閱以下詳細描述后并且在參考圖式后，本實用新型的各種方面以及優點將變得顯而易見，在所述圖式中：

圖1示出了具有經配置以提供熱中子屏蔽的蓋子的半導體封裝；

圖2示出了具有包圍集成電路裸片的熱中子屏蔽的圖1的半導體封裝；

圖3示出了具有另外的熱中子屏蔽的圖2的半導體封裝；

圖4示出了具有熱中子屏蔽的另一半導體封裝；

圖5示出了具有熱中子屏蔽以及并排安置在襯底上的兩個集成電路裸片的半導體封裝；以及

圖6示出了具有熱中子屏蔽以及兩個堆疊的集成電路裸片的半導體封裝。

具體實施方式

以下配合附圖及本實用新型的優選實施例，進一步闡述本實用新型為達成預定實用新型目的所采取的技術手段。

在一些實施方案中，半導體封裝包含經布置以減少撞擊集成電路裸片的粒子的數目的屏蔽材料，由此降低半導體的單位時間故障率。在一些實施方案中，布置屏蔽材料以抑制具有在0.025eV之下動能的中子粒子的較大部分使其不能穿過屏蔽材料。具有近似0.025eV動能的中子大致與其周圍媒質處于熱平衡，并且可以被稱作熱中子。

所揭示的半導體封裝將硼-10的各種衍生物被作為屏蔽材料。熱中子與硼-10相互作用，使得熱中子轉化成α粒子。α粒子具有比熱中子小得多的穿透到裸片中的深度，并且在到達集成電路裸片的敏感區域之前更加容易被封裝材料阻擋。例如，α粒子可以被幾厘米的空氣、皮膚或一張紙所阻擋。

在一些實施方案中，各種硼合金(例如，硼銅)可以作為屏蔽材料。例如，硼合金可以用于形成覆蓋集成電路裸片的蓋子或散熱器。