[實用新型]總線型運動控制器

有效

• 申請號: 201520083570.1
• 申請日: 2015-02-05
• 公開（公告）號: CN204480008U
• 公開（公告）日: 2015-07-15
• 發明（設計）人: 耿慶華;馬爭先;陳佳溪;邊慧杰
• 申請（專利權）人: 珠海格力電器股份有限公司
• 主分類號: G05B19/414
• 分類號: G05B19/414
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 鄭小粵;李雙皓

技術領域

本實用新型涉及自動控制領域，特別是涉及一種總線型運動控制器。

背景技術

運動控制器從結構上主要分為基于計算機標準總線的運動控制器、Soft型開放式運動控制器和嵌入式運動控制器。

其中，基于計算機標準總線的運動控制器具有開放體系結構，獨立于計算機的運動控制器與計算機相結合構成。

Soft型開放式運動控制器中的運動控制軟件全部安裝在計算機中，硬件部分則僅僅包括計算機與伺服驅動器和外部I(Input，輸入)/O(Output，輸出)之間的標準化通用接口。用戶可以在Windows平臺或其他操作系統平臺的支持下，開發各種類型的高性能的運動控制器，具有更高的靈活性。

嵌入式運動控制器，則把計算機嵌入到運動控制器中。其與計算機之間的通信依然通過計算機總線，實質上是基于總線結構的運動控制器的一種變形。

上述三類運動控制器大都采用脈沖式輸出，控制伺服電機等機械運動部件按照預期的軌跡和規定的運動參數運動。但是，采用脈沖式輸出控制機械運動部件運動時，存在易干擾、控制精度低的缺陷。

實用新型內容

基于此，有必要針對現有的運動控制器采用脈沖式輸出控制機械運動部件運動時存在易干擾、控制精度低的問題，提供一種總線型運動控制器。

為實現本實用新型目的提供的一種總線型運動控制器，包括FPGA模塊、DSP模塊和以太網模塊；

所述FPGA模塊電連接在所述DSP模塊和所述以太網模塊之間，與所述DSP模塊進行數據交互；

所述FPGA模塊通過所述以太網模塊，采用TCP/IP協議與上位機通信，接收并傳輸所述上位機發送的數據至所述DSP模塊；

所述DSP模塊根據所述數據和運動控制功能庫進行分析計算，獲取并反饋控制命令至所述FPGA模塊；

所述FPGA模塊通過所述以太網模塊，采用POWERLINK協議與伺服驅動器通信，傳輸所述控制命令至所述伺服驅動器。

在其中一個實施例中，所述FPGA模塊的型號為EP4CE30；所述DSP模塊的型號為ADSP21489。

在其中一個實施例中，還包括第一存儲模塊和第一緩存模塊；

所述第一存儲模塊和所述第一緩存模塊均與所述FPGA模塊通信連接；

所述第一存儲模塊，用于存儲所述FPGA模塊執行的應用程序；

所述第一緩存模塊，用于緩存所述FPGA模塊接收到的所述數據。

在其中一個實施例中，還包括第二存儲模塊和第二緩存模塊；

所述第二存儲模塊和第二緩存模塊均與所述DSP模塊通信連接；

所述第二存儲模塊，用于存儲所述運動控制功能庫；

所述第二緩存模塊，用于存儲所述DSP模塊接收到的所述數據。

在其中一個實施例中，所述第一存儲模塊為第一FLASH芯片；所述第一緩存模塊為DDR2芯片。

在其中一個實施例中，所述第二存儲模塊為第二FLASH芯片；所述第二緩存模塊為SDRAM芯片。

在其中一個實施例中，所述以太網模塊包括第一以太網單元和第二以太網單元；

所述第一以太網單元電連接在所述FPGA模塊與所述上位機之間；

所述第二以太網單元電連接在所述FPGA模塊與所述伺服驅動器之間。

在其中一個實施例中，所述FPGA模塊、所述第二存儲模塊和所述第二緩存模塊均通過所述DSP模塊外設的AMI接口與所述DSP模塊通訊連接。

在其中一個實施例中，所述DSP模塊外設有高速串口接口和串口接口；

所述DSP模塊與所述FPGA模塊通過所述高速串口接口和串口接口進行數據交互。

在其中一個實施例中，所述DSP模塊還外設有定時器接口和狀態指示接口；

所述定時器接口和所述狀態指示接口均與所述FPGA模塊電連接。

上述總線型運動控制器的有益效果：

其通過FPGA模塊與DSP模塊相配合，FPGA模塊采用TCP/IP協議完成與上位機的通信，并通過POWERLINK協議，與伺服驅動器進行通信，完成控制命令和反饋信息的交換，從而控制受控體，如：伺服電機按照預設的運動軌跡進行運動。其通過采用POWERLINK協議將控制命令以數字的形式發送給伺服驅動器，改變了傳統的運動控制器以脈沖式輸出發送控制命令的控制方式，從而提高了運動控制器的抗噪聲能力和抗干擾能力。同時，還提高了運動控制器的控制精度。

附圖說明

圖1為本實用新型的總線型運動控制器的結構示意圖；