[實(shí)用新型]一種堆疊式復(fù)合信號(hào)處理器

有效

• 申請(qǐng)?zhí)枺?/td>: 201520063527.9
• 申請(qǐng)日: 2015-01-29
• 公開(kāi)（公告）號(hào): CN204408756U
• 公開(kāi)（公告）日: 2015-06-17
• 發(fā)明（設(shè)計(jì)）人: 徐獻(xiàn)增;于會(huì)慶;王海;牛停舉
• 申請(qǐng)（專利權(quán)）人: 山東歐龍電子科技有限公司
• 主分類號(hào): H05K1/18
• 分類號(hào): H05K1/18
• 代理公司: 濰坊正信專利事務(wù)所 37216
• 代理人: 姚金良

1.一種堆疊式復(fù)合信號(hào)處理器，其特征在于，包括

殼體形狀的金屬外層，所述金屬外層相對(duì)的兩側(cè)面分隔成若干信號(hào)區(qū)，相鄰兩個(gè)所述信號(hào)區(qū)之間被激光雕刻線分開(kāi)絕緣；

設(shè)在所述金屬外層底部的PCB底板，所述PCB底板上設(shè)有若干用于對(duì)外連接的管腳，每個(gè)所述管腳的一端均與所述PCB底板上，每個(gè)所述管腳的另一端均伸出所述金屬外層外；每個(gè)所述信號(hào)區(qū)均設(shè)有用于對(duì)外連接的所述管腳；

墊片，所述墊片設(shè)在所述PCB底板的上面；

與所述PCB底板電連接的信號(hào)處理器功能塊，所述信號(hào)處理器功能塊包括若干依次上下疊放的功能部件，且相連兩個(gè)所述功能部件之間均設(shè)有固化層和銅帶，最下方的所述功能部件疊放在所述墊片上面；每個(gè)所述功能部件均設(shè)有若干引線腳，每個(gè)所述功能部件均通過(guò)所述引線腳與對(duì)應(yīng)的所述銅帶電連接。

2.根據(jù)權(quán)利要求1所述的堆疊式復(fù)合信號(hào)處理器，其特征在于，所述信號(hào)處理器功能塊由從下至上一次疊放的TSOP1、TSOP2、TSOP3、TSOP4、TSOP5、TSOP6、TSOP7和TSOP8組成。

3.根據(jù)權(quán)利要求1所述的堆疊式復(fù)合信號(hào)處理器，其特征在于，所述信號(hào)處理器功能塊由從下至上一次疊放的多塊印刷電路板組成。

4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的堆疊式復(fù)合信號(hào)處理器，其特征在于，包括兩片平行設(shè)置的銅帶。

5.根據(jù)權(quán)利要求4所述的堆疊式復(fù)合信號(hào)處理器，其特征在于，所有所述管腳分兩排排列，且兩排所述管腳呈倒V形設(shè)置。

6.根據(jù)權(quán)利要求5所述的堆疊式復(fù)合信號(hào)處理器，其特征在于，所述信號(hào)處理功能塊包括計(jì)算機(jī)處理模塊和模擬信號(hào)處理模塊，所述計(jì)算機(jī)處理模塊包括DSP、FLASH、SRAM、FPGA、CAN、RS422和電平驅(qū)動(dòng)輸入輸出；所述信號(hào)處理模塊包括FPGA、ADC和DAC。