[發明專利]封裝結構、電子設備及封裝方法

有效

• 申請號: 201511030490.0
• 申請日: 2015-12-31
• 公開（公告）號: CN105655310B
• 公開（公告）日: 2018-08-14
• 發明（設計）人: 趙南;謝文旭;張曉東;符會利
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L23/49;H01L21/60
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

本發明公開一種封裝結構，包括基板、扇出單元及布線層，扇出單元包括第一芯片和第二芯片。第一芯片包括第一引腳陣列，第二芯片包括第二引腳陣列。扇出單元還包括第三引腳陣列，所述第一引腳陣列、所述第二引腳陣列及所述第三引腳陣列均面對所述基板設置。布線層跨接于第一引腳陣列和第二引腳陣列之間，用于將第一引腳陣列中的第一引腳連接至第二引腳陣列中的對應的第二引腳。所述基板上設有與所述基板內部布線層電連接的焊墊，第三引腳陣列連接至焊墊。本發明還公開一種電子設備和封裝方法。本發明之封裝結構具有制造工藝難度小、成本低及小型化的優勢。

技術領域

本發明涉及微電子封裝技術領域，特別涉及封裝結構及封裝方法。

背景技術

隨著集成電子技術的不斷發展，對芯片性能要求也日漸提高，如功能增強、尺寸減小、耗能與成本降低等，從而催生了3DIC(三維集成電路)技術及2.5D IC封裝技術。硅中介層(Silicon Interposer)技術是三維集成電路及2.5D IC封裝技術中實現晶圓(Die)之間互連及晶圓與基板互聯的一種技術解決方案。

以2.5D IC封裝為例，現有技術中的2.5D IC封裝是將至少兩顆晶圓通過扇出型圓級封裝技術集成為扇出單元(Fan out Unit)，將扇出單元通過硅中介層封裝在基板上。至少兩顆晶圓之間的互聯及晶圓與基板之間的互聯均通過硅中介層實現。硅中介層技術方案使用半導體工藝在硅片上制作線寬、節點間距都比樹脂基板小得多的互連線路。從而不同功能的芯片(比如CPU(中央處理單元)、DRAM(動態隨機存取存儲器)等)可以連到同一塊硅中介層上面，通過硅中介層完成大量運算和數據交流。硅中介層通過硅通孔(TSV,throughsilicon via)技術實現布線，然而，硅通孔制作工藝是深度離子刻蝕技術(DRIE)，而硅通孔填充工藝為先通過物理氣相沉積技術(PVD)在硅通孔內表面生長一層籽晶層，然后用電鍍法完成。

可見，現有技術中的2.5D IC封裝的實現方案具有工藝難度大、生產成本高的缺點。而且硅中介層的尺寸大于所有晶圓尺寸之和，大尺寸的硅中介層導致其耗材高(即成本高)，使得2.5D IC封裝的成本再度提高，也不利于封裝結構的小型化。

發明內容

本發明提供一種工藝難度小、低成本及小型化的封裝結構有具有所述封裝結構的電子設備，本發明還提供制造所述封裝結構的封裝方法。

為了實現上述目的，本發明實施方式提供如下技術方案：

第一方面，本發明提供一種封裝結構，包括基板、扇出單元及布線層，所述扇出單元包括第一芯片和第二芯片，所述第一芯片包括第一引腳陣列，所述第二芯片包括第二引腳陣列，所述扇出單元還包括第三引腳陣列，所述第一引腳陣列、所述第二引腳陣列及所述第三引腳陣列均面對所述基板設置，所述第一引腳陣列包括多個第一引腳，所述第二引腳陣列包括多個第二引腳，所述第三引腳陣列包括多個第三引腳；所述布線層跨接于所述第一引腳陣列和所述第二引腳陣列之間，用于將所述第一引腳陣列中的每個第一引腳連接至所述第二引腳陣列中對應的第二引腳，以實現所述第一芯片和所述第二芯片之間的電連接；所述基板上設有與所述基板內部布線層電連接的焊墊，所述第三引腳連接至所述焊墊，以實現所述扇出單元與所述基板之間的電連接。具體的實施方式中，所述第一芯片的類型可以為存儲芯片、或3D疊層芯片模組、或者硅晶圓、或者覆晶封裝結構、或者被動元件。第二芯片與第一芯片可以為相同的類型，也可以為不同的類型。所述第三引腳陣列中的各第三引腳呈柱狀或球狀，所述第三引腳的材質為銅或錫或鉛。

優選的實施方式中，所述第一芯片和所述第二芯片相鄰設置，所述第一引腳陣列與所述第二引腳陣列相鄰設置，且所述第三引腳陣列位于所述扇出單元之除所述第一引腳陣列和所述第二引腳陣列之外的區域。