[發(fā)明專利]一種基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)及制備方法

在審

• 申請?zhí)枺?/td>: 201511018014.7
• 申請日: 2015-12-29
• 公開（公告）號: CN105428358A
• 公開（公告）日: 2016-03-23
• 發(fā)明（設(shè)計）人: 俞文杰;劉強(qiáng);劉暢;文嬌;王翼澤;王曦
• 申請（專利權(quán)）人: 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L27/088;H01L21/8238
• 代理公司: 上海光華專利事務(wù)所 31219
• 代理人: 羅泳文

1.一種基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)的制備方法，其特征在于，包括步驟：

步驟1)，制作圖形化絕緣體上硅襯底，所述圖形化絕緣體上硅襯底包括底層硅、絕緣層以及頂層硅，且所述絕緣層對應(yīng)于制備晶體管溝道的位置形成有凹槽，所述凹槽與底

層硅之間保留有部分的絕緣層；

步驟2)，于所述圖形化絕緣體上硅襯底上制作CMOS器件，且所述CMOS器件的溝道制作于與所述凹槽對應(yīng)的頂層硅中。

2.根據(jù)權(quán)利要求1所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)的制備方法，其特征在于，步驟1)包括：

步驟1-1)，提供第一硅襯底，于所述第一硅襯底表面形成第一絕緣層；

步驟1-2)，對所述第一硅襯底進(jìn)行剝離離子注入，于所述硅襯底中定義剝離界面；

步驟1-3)，于所述第一絕緣層表面形成掩膜層，并于對應(yīng)于制備晶體管溝道的位置形成刻蝕窗口，基于所述刻蝕窗口刻蝕所述第一絕緣層，形成直至所述第一硅襯底的凹槽；

步驟1-4)，提供第二硅襯底，于所述第二硅襯底表面形成第二絕緣層，并鍵合所述第二絕緣層及所述第一絕緣層；

步驟1-5)，進(jìn)行退火工藝使所述第一硅襯底從剝離界面處剝離，與所述第一絕緣層相接的部分作為圖形化絕緣體上硅襯底材料的硅頂層；

步驟1-6)，進(jìn)行高溫退火，以加強(qiáng)所述第二絕緣層及所述第一絕緣層的鍵合強(qiáng)度。

3.根據(jù)權(quán)利要求1所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)的制備方法，其特征在于：步驟1-1)中，采用熱氧化工藝于所述第一硅襯底表面形成二氧化硅層，作為第一絕緣層，所述第一絕緣層的厚度為不小于5nm。

4.根據(jù)權(quán)利要求1所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)的制備方法，其特征在于：步驟1-2)中，所述剝離離子為H離子或He離子，所述剝離離子于所述第一硅襯底的注入深度為20～2000nm。

5.根據(jù)權(quán)利要求1所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)的制備方法，其特征在于：步驟1-5)中，退火工藝的氣氛為N₂氣氛退火工藝的溫度范圍為400～500℃，以使所述第一硅襯底從剝離界面處剝離。

6.根據(jù)權(quán)利要求1所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)的制備方法，其特征在于：步驟1-5)中，還包括對所述頂層硅表面進(jìn)行CMP拋光的步驟。

7.根據(jù)權(quán)利要求1所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)的制備方法，其特征在于：步驟2)包括：

步驟2-1)，于PMOS器件區(qū)域及NMOS器件區(qū)域之間制作隔離結(jié)構(gòu)；

步驟2-2)，于對應(yīng)于所述凹槽的頂層硅表面制作柵極結(jié)構(gòu)；

步驟2-3)，于PMOS器件區(qū)域的溝道兩側(cè)的頂層硅制作P型源區(qū)及P型漏區(qū)，于NMOS器件區(qū)域的溝道兩側(cè)的頂層硅制作N型源區(qū)及N型漏區(qū)。

8.一種基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)，其特征在于，包括：

圖形化絕緣體上硅襯底，所述圖形化絕緣體上硅襯底包括底層硅、絕緣層以及頂層硅，且所述絕緣層對應(yīng)于制備晶體管溝道的位置形成有凹槽，所述凹槽與底層硅之間保留有部分的絕緣層；

CMOS器件，制作于所述圖形化絕緣體上硅襯底上，且所述CMOS器件的溝道制作于與所述凹槽對應(yīng)的頂層硅中。

9.根據(jù)權(quán)利要求8所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)，其特征在于：所述絕緣層為二氧化硅層，所述絕緣層的厚度為不小于10nm。

10.根據(jù)權(quán)利要求8所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)，其特征在于：所述頂層硅的厚度范圍為20～2000nm。

11.根據(jù)權(quán)利要求8所述的基于圖形化絕緣體上硅襯底的CMOS器件結(jié)構(gòu)，其特征在于：所述CMOS器件包括：

隔離結(jié)構(gòu)，制作于PMOS器件區(qū)域及NMOS器件區(qū)域之間；

柵極結(jié)構(gòu)，制作于對應(yīng)于所述凹槽的頂層硅表面；

P型源區(qū)及P型漏區(qū)，制作于PMOS器件區(qū)域的溝道兩側(cè)的頂層硅中；

N型源區(qū)及N型漏區(qū)，制作于NMOS器件區(qū)域的溝道兩側(cè)的頂層硅中。