[發(fā)明專利]柵極驅動電路和使用柵極驅動電路的顯示器

在審

• 申請?zhí)枺?/td>: 201511017239.0
• 申請日: 2015-12-29
• 公開（公告）號: CN105405406A
• 公開（公告）日: 2016-03-16
• 發(fā)明（設計）人: 戴榮磊
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G09G3/3266
• 分類號: G09G3/3266;G09G3/36
• 代理公司: 深圳翼盛智成知識產(chǎn)權事務所(普通合伙) 44300
• 代理人: 黃威

技術領域

本發(fā)明是有關于一種顯示器，尤指一種使用柵極驅動(Gatedriveronarray，GOA)電路的顯示器。

背景技術

GOA電路是利用薄膜晶體管顯示器Array制程將柵極驅動器制作在具有薄膜晶體管(Thinfilmtransistor，TFT)陣列的基板上，以實現(xiàn)逐行掃描的驅動方式。

GOA電路包含數(shù)個GOA電路單元，每一GOA電路單元由數(shù)個晶體管和數(shù)個電容構成。由于GOA電路直接形成玻璃基板的側邊上，因此每一GOA電路單元的晶體管和電容的數(shù)量越少，GOA電路占用的玻璃基板面積就越少。此外，每一GOA電路單元在每一次信號切換的時候都會對寄生電容的充放電。因此頻率較高的時鐘信號對寄生電容產(chǎn)生的功耗影響較大。尤其是用于下拉模塊的時鐘信號對于寄生電容產(chǎn)生的功耗影響尤為明顯。

因此如何制造一種可以減少使用晶體管數(shù)量和降低功耗的柵極驅動電路是業(yè)界努力的目標。

發(fā)明內容

有鑒于此，本發(fā)明的目的是提供一種柵極驅動電路和使用柵極驅動電路的顯示器，以解決現(xiàn)有技術的問題。

本發(fā)明的技術方案提供一種柵極驅動電路，其包含數(shù)個GOA電路單元。數(shù)個所述GOA電路單元以串接的方式耦接，每一級GOA電路單元用來依據(jù)前兩級GOA電路單元輸出的掃描信號、后兩級GOA電路單元輸出的掃描信號、第一時鐘信號、第二時鐘信號、第三時鐘信號、第四時鐘信號、第一開啟信號以及第二開啟信號，在輸出端輸出掃描信號。每兩級GOA電路單元共享一下拉電路。所述下拉電路包括：第一晶體管，其柵極電性連接所述第一開啟信號，其漏極電性連接所述第一時鐘信號或所述第二時鐘信號；第二晶體管，其柵極電性連接所述第二開啟信號，其漏極電性連接所述第二時鐘信號或所述第一時鐘信號；及第三晶體管，其柵極電性連接所述第一晶體管和所述第二晶體管的源極，其漏極電性連接第一固定電壓。每一GOA電路單元包括：輸入控制模塊，電性連接一控制節(jié)點，用來依據(jù)所述第一開啟信號、所述第二開啟信號、所述前兩級GOA電路單元輸出的掃描信號以及所述后兩級GOA電路單元輸出的掃描信號，調整所述控制節(jié)點的電壓；輸出控制模塊，電性連接所述控制節(jié)點，用來依據(jù)施加于所述控制節(jié)點的電壓，輸出所述掃描信號；以及下拉維持模塊，電性連接所述輸入控制模塊和所述輸出控制模塊，用來維持所述掃描信號的低電平。

依據(jù)本發(fā)明的實施例，所述輸入控制模塊包括：第四晶體管，其柵極電性連接所述前兩級GOA電路單元輸出的掃描信號，其漏極電性連接所述第一開啟信號，其源極電性連接所述控制節(jié)點；及第五晶體管，其柵極電性連接所述后兩級GOA電路單元輸出的掃描信號，其漏極電性連接所述第二開啟信號，其源極電性連接所述控制節(jié)點。

依據(jù)本發(fā)明的實施例，所述輸出控制模塊包括：第六晶體管，其柵極電性連接所述第一固定電壓，其漏極電性連接所述控制節(jié)點；及第七晶體管，其柵極電性連接所述第六晶體管的源極，其漏極電性連接所述第三時鐘信號或是所述第四時鐘信號，其源極電性連接所述輸出端。

依據(jù)本發(fā)明的實施例，所述下拉維持模塊包括：第八晶體管，其柵極電性連接所述第三晶體管的源極，其漏極電性連接所述控制節(jié)點，其源極電性連接第二固定電壓；第九晶體管，其柵極電性連接所述控制節(jié)點，其漏極電性連接所述第三晶體管的源極，其源極電性連接所述第二固定電壓；第十晶體管，其柵極電性連接所述第三晶體管的源極，其漏極電性連接所述輸出端，其源極電性連接所述第二固定電壓；及電容，其兩端分別連接所述第九晶體管的柵極和所述第二固定電壓。

依據(jù)本發(fā)明的實施例，每兩級GOA電路單元的其中一個GOA電路單元的所述第七晶體管的漏極電性連接所述第三時鐘信號，另一個GOA電路單元的所述第七晶體管的漏極電性連接所述第四時鐘信號。

依據(jù)本發(fā)明的實施例，每一晶體管皆為N型金氧半導體晶體管，所述第一固定電壓為低電平，所述第二固定電壓為高電平。

依據(jù)本發(fā)明的實施例，每四個串接的GOA電路單元組成一GOA電路單元組，所述GOA電路單元組包含第一下拉電路以及第二下拉電路，所述第一下拉電路的第一晶體管的柵極和漏極分別電性連接所述第一開啟信號和所述第一時鐘信號，所述第一下拉電路的第二晶體管的柵極和漏極分別電性連接所述第二開啟信號和所述第二時鐘信號。所述第二下拉電路的第一晶體管的柵極和漏極分別電性連接所述第一開啟信號和所述第二時鐘信號，所述第二下拉電路的第二晶體管的柵極和漏極分別電性連接所述第二開啟信號和所述第一時鐘信號。