[發明專利]柵極驅動電路和使用柵極驅動電路的顯示器

在審

• 申請號: 201511017239.0
• 申請日: 2015-12-29
• 公開（公告）號: CN105405406A
• 公開（公告）日: 2016-03-16
• 發明（設計）人: 戴榮磊
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G09G3/3266
• 分類號: G09G3/3266;G09G3/36
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

1.一種柵極驅動電路，其包含：

數個GOA電路單元，數個所述GOA電路單元以串接的方式耦接，每一級GOA電路單元用來依據前兩級GOA電路單元輸出的掃描信號、后兩級GOA電路單元輸出的掃描信號、第一時鐘信號、第二時鐘信號、第三時鐘信號、第四時鐘信號、第一開啟信號以及第二開啟信號，在輸出端輸出掃描信號，其特征在于，

每兩級GOA電路單元共享一下拉電路，且所述下拉電路包括：

第一晶體管，其柵極電性連接所述第一開啟信號，其漏極電性連接所述第一時鐘信號或所述第二時鐘信號；

第二晶體管，其柵極電性連接所述第二開啟信號，其漏極電性連接所述第二時鐘信號或所述第一時鐘信號；及

第三晶體管，其柵極電性連接所述第一晶體管和所述第二晶體管的源極，其漏極電性連接第一固定電壓；

每一GOA電路單元包括：

輸入控制模塊，電性連接一控制節點，用來依據所述第一開啟信號、所述第二開啟信號、所述前兩級GOA電路單元輸出的掃描信號以及所述后兩級GOA電路單元輸出的掃描信號，調整所述控制節點的電壓；

輸出控制模塊，電性連接所述控制節點，用來依據施加于所述控制節點的電壓，輸出所述掃描信號；以及

下拉維持模塊，電性連接所述輸入控制模塊和所述輸出控制模塊，用來維持所述掃描信號的低電平。

2.如權利要求1所述的柵極驅動電路，其特征在于，所述輸入控制模塊包括：

第四晶體管，其柵極電性連接所述前兩級GOA電路單元輸出的掃描信號，其漏極電性連接所述第一開啟信號，其源極電性連接所述控制節點；及

第五晶體管，其柵極電性連接所述后兩級GOA電路單元輸出的掃描信號，其漏極電性連接所述第二開啟信號，其源極電性連接所述控制節點。

3.如權利要求2所述的柵極驅動電路，其特征在于，所述輸出控制模塊包括：

第六晶體管，其柵極電性連接所述第一固定電壓，其漏極電性連接所述控制節點；及

第七晶體管，其柵極電性連接所述第六晶體管的源極，其漏極電性連接所述第三時鐘信號或是所述第四時鐘信號，其源極電性連接所述輸出端。

4.如權利要求3所述的柵極驅動電路，其特征在于，所述下拉維持模塊包括：

第八晶體管，其柵極電性連接所述第三晶體管的源極，其漏極電性連接所述控制節點，其源極電性連接第二固定電壓；

第九晶體管，其柵極電性連接所述控制節點，其漏極電性連接所述第三晶體管的源極，其源極電性連接所述第二固定電壓；

第十晶體管，其柵極電性連接所述第三晶體管的源極，其漏極電性連接所述輸出端，其源極電性連接所述第二固定電壓；及

電容，其兩端分別連接所述第九晶體管的柵極和所述第二固定電壓。

5.如權利要求3所述的柵極驅動電路，其特征在于，每兩級GOA電路單元的其中一個GOA電路單元的所述第七晶體管的漏極電性連接所述第三時鐘信號，另一個GOA電路單元的所述第七晶體管的漏極電性連接所述第四時鐘信號。

6.如權利要求5所述的柵極驅動電路，其特征在于，每一晶體管皆為N型金氧半導體晶體管，所述第一固定電壓為低電平，所述第二固定電壓為高電平。

7.如權利要求1所述的柵極驅動電路，其特征在于，每四個串接的GOA電路單元組成一GOA電路單元組，所述GOA電路單元組包含第一下拉電路以及第二下拉電路，所述第一下拉電路的第一晶體管的柵極和漏極分別電性連接所述第一開啟信號和所述第一時鐘信號，所述第一下拉電路的第二晶體管的柵極和漏極分別電性連接所述第二開啟信號和所述第二時鐘信號；

所述第二下拉電路的第一晶體管的柵極和漏極分別電性連接所述第一開啟信號和所述第二時鐘信號，所述第二下拉電路的第二晶體管的柵極和漏極分別電性連接所述第二開啟信號和所述第一時鐘信號。

8.如權利要求1所述的柵極驅動電路，其特征在于，所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號輸出脈沖的時序互不重疊。

9.一種顯示器，其包含源極驅動器以及如權利要求1-8任一項所述的柵極驅動電路，所述柵極驅動電路輸出掃描信號使得數個晶體管開啟，同時所述源極驅動器輸出對應的數據信號至數個像素單元使其顯示灰階。