[發(fā)明專利]一種硅控整流器

在審

• 申請?zhí)枺?/td>: 201510984780.2
• 申請日: 2015-12-24
• 公開（公告）號: CN105448908A
• 公開（公告）日: 2016-03-30
• 發(fā)明（設計）人: 王源;張立忠;何燕冬;張興
• 申請（專利權）人: 北京大學
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京路浩知識產(chǎn)權代理有限公司 11002
• 代理人: 李相雨

技術領域

本發(fā)明涉及集成電路的靜電放電保護技術領域，具體涉及一種硅控整流器。

背景技術

集成電路的靜電放電(ElectrostaticDischarge，ESD)現(xiàn)象是芯片在浮接的情況下，大量的電荷從外向內灌入集成電路的瞬時過程。由于集成電路芯片的內阻很低，當ESD現(xiàn)象發(fā)生時，會產(chǎn)生一個瞬時(耗時100～200納秒，上升時間僅約0.1～10納秒)、高峰值(幾安培)的電流，并且產(chǎn)生大量焦耳熱，從而會造成集成電路芯片失效問題。

對于深亞微米的集成電路，二極管觸發(fā)的硅控整流器(DiodeTriggeredSiliconControlledRectifier,DTSCR)由于觸發(fā)電壓可調，單位面積的電流泄放能力強而被廣泛的應用于先進工藝下的ESD保護。常規(guī)的DTSCR器件是一種ESD保護器件。

圖1為現(xiàn)有的DTSCR器件的結構示意圖，包括：P型硅襯底100；

在所述的P型硅襯底100上形成第一N阱區(qū)101，在第一N阱區(qū)101上形成第一N+注入?yún)^(qū)107和第一P+注入?yún)^(qū)113；

在所述的P型硅襯底100上形成第二N阱區(qū)102，在第二N阱區(qū)102上形成第二N+注入?yún)^(qū)108和第二P+注入?yún)^(qū)114；

在所述的P型硅襯底100上形成第三N阱區(qū)103，在第三N阱區(qū)103上形成第三N+注入?yún)^(qū)109和第三P+注入?yún)^(qū)115；

在所述的P型硅襯底100上形成第四N阱區(qū)104，在第四N阱區(qū)104上形成第四N+注入?yún)^(qū)110和第四P+注入?yún)^(qū)116；

在所述的P型硅襯底100上形成第五N阱區(qū)105，在第五N阱區(qū)105上形成第五N+注入?yún)^(qū)111和第五P+注入?yún)^(qū)117；

在所述的P型硅襯底100上形成第六N+注入?yún)^(qū)106與第六P+注入?yún)^(qū)112；

所述的第六N+注入?yún)^(qū)106設有源電極119，所述的第六P+注入?yún)^(qū)112設有源電極118，所述的第五N+注入?yún)^(qū)111設有源電極125，所述的第一P+注入?yún)^(qū)113設有漏電極120，所述的源電極118、119和125均接地，所述的漏電極120作為靜電輸入端VESD。

如圖1所示的DTSCR器件，在所述靜電輸入端V_ESD發(fā)生ESD沖擊時的工作原理為：由于觸發(fā)電路二極管鏈的存在，能夠在ESD沖擊到來時實現(xiàn)電壓的有效開啟，開啟電壓的大小由二極管鏈上二極管的個數(shù)決定，二極管個數(shù)越多開啟電壓越高，反之則越低。二極管鏈開啟之后每個二極管垂直方向寄生的PNPBJT導通，襯底作為集電極收集大量的電流觸發(fā)左側的本征SCR器件結構，SCR開啟后導通電阻很低，作為主要的ESD電流泄放單元，并能將電壓箝至到較低的電位，獲得較低的鉗位電壓，從而實現(xiàn)了較高的泄放電流能力。

而在實際應用中，為了滿足不同ESD防護設計要求，在降低觸發(fā)電壓的情況下，必須要減少二極管的個數(shù)，進而導致其正常工作電壓下漏電很大；而較高的漏電會引起較大的靜態(tài)功耗，并且還會使得信號傳輸失真，造成內部電路功能錯誤，從而引起電路失效。

發(fā)明內容

針對現(xiàn)有技術中的缺陷，本發(fā)明提供了一種硅控整流器，該硅控整流器能在降低觸發(fā)電壓的同時，而又不引起漏電流的增加。

本發(fā)明提出了一種硅控整流器，包括：P型襯底，所述P型襯底上從左到右依次設有第一N阱區(qū)、第二N阱區(qū)、第三N阱區(qū)、第四N阱區(qū)以及第五N阱區(qū)；

所述第一N阱區(qū)、所述第二N阱區(qū)、所述第三N阱區(qū)、所述第四N阱區(qū)以及所述第五N阱區(qū)依次連接；

其中，

在五個N阱區(qū)中有兩個相鄰的N阱區(qū)之間的導電區(qū)的長度可調。

可選的，所述長度可調的導電區(qū)為任意兩個相鄰N阱區(qū)之間的導電區(qū)。

可選的，所述第一N阱區(qū)的左右分別設有第一P+摻雜區(qū)和第一N+摻雜區(qū)；

所述第二N阱區(qū)的左右分別設有第二P+摻雜區(qū)和第二N+摻雜區(qū)；

所述第三N阱區(qū)的左右分別設有第三P+摻雜區(qū)和第三N+摻雜區(qū)；

所述第四N阱區(qū)的左右分別設有第四P+摻雜區(qū)和第四N+摻雜區(qū)；

所述第五N阱區(qū)的左右分別設有第五P+摻雜區(qū)和第五N+摻雜區(qū)；

其中，所述第一P+摻雜區(qū)設有漏電極，所述第五N+摻雜區(qū)設有第一源電極，所述第一源電極均接地，所述漏電極為靜電輸入端V_ESD。

可選的，所述硅控整流器還包括：第六P+摻雜區(qū)和第六N+摻雜區(qū)；

所述第六P+摻雜區(qū)和所述第六N+摻雜區(qū)分別設有第二源電極和第三源電極；

其中，所述第二源電極和所述第三源電極均接地。