[發明專利]一種基于延時單元的自恢復抗單粒子鎖存器結構

在審

• 申請號: 201510969497.2
• 申請日: 2015-12-21
• 公開（公告）號: CN105577160A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 黃正峰;王世超;梁華國;歐陽一鳴;易茂祥;魯迎春;閆愛斌;許曉琳
• 申請（專利權）人: 合肥工業大學
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 安徽合肥華信知識產權代理有限公司 34112
• 代理人: 余成俊

技術領域

本發明屬于集成電路設計領域，尤其涉及集成電路的抗輻射加固設計領域，具體為一種基于延時單元的自恢復抗單粒子鎖存器結構。

背景技術

隨著集成電路(IC)的不斷發展，工藝尺寸和電源電壓不斷降低，在IC設計中，提供更低的功耗和更高的性能的同時，也對芯片的穩定性提出了更高的要求。特別是在一些特殊環境如太空中等等，α粒子束以及中子等高能粒子束的撞擊，可能會誘發電路內的單粒子效應(SingleEventEffect,SEE),從而引起電路狀態發生錯誤，嚴重時會導致系統運行崩潰。

其中，單粒子翻轉(SingleEventUpset,SEU)和單粒子瞬態(SingleEventTransient,SET)是引起數字電路軟錯誤的重要誘因。SEU主要指發生在諸如觸發器、存儲器以及寄存器等存儲單元中存儲狀態的翻轉引發電路軟錯誤，而SET則主要是指發生在組合邏輯電路的節點上產生的瞬態故障脈沖，脈沖經過組合邏輯路徑傳播，有可能被鎖存器或觸發器捕獲從而導致軟錯誤的發生。

傳統的抗輻射加固技術主要集中于針對發生在存儲單元中的SEU，近年來有研究表明，隨著數字集成電路的時鐘頻率不斷上升，特征尺寸的不斷減小，SET脈沖的影響越來越占據了關鍵的地位。在較高頻率時，由SET引發的故障占據了主要的地位，其原因在于，特征尺寸越來越小，導致節點電容降低使得組合邏輯的節點更容易受外部高能粒子影響產生瞬態故障脈沖，而不斷上升的時鐘頻率則意味著這些脈沖更加容易被鎖存器或觸發器所捕獲從而產生軟錯誤。

為了降低電路的功耗開銷，許多電路設計都會使用門控時鐘技術，通過關閉芯片上暫時用不到的功能，實現能量節省的目的。在門控時鐘電路中，時鐘長時間維持一個恒定的值，并且該時間間隔可能遠大于一個時鐘周期。如果此時鎖存器的某個節點因為粒子轟擊而進入高阻態，那么該節點就會因為泄漏電流充/放電作用而逐漸跳變到錯誤的邏輯狀態，進而引發軟錯誤。大部分的傳統加固鎖存器設計采用了C單元電路來屏蔽軟錯誤，當粒子轟擊C單元電路的輸入時，輸出節點很容易進入高阻態，進而由于泄漏電流引發軟錯誤。所以說這些鎖存器不具有自恢復功能，不能夠適用于門控時鐘電路。

因此，希望提出一種新型的加固鎖存器，能夠容忍鎖存器內部發生的SEU以及從組合邏輯電路傳來的SET，還具有自恢復功能。

發明內容

本發明提供了一種基于延時單元的自恢復抗單粒子鎖存器結構，該鎖存器結構不但能夠容忍單粒子翻轉，還能夠容忍單粒子瞬態，避免了高能輻射粒子引發鎖存器數據翻轉進而導致電路失效的問題，極大地提高了電路的可靠性。

本發明采用的技術方案是：