[發(fā)明專利]一種基于延時單元的自恢復(fù)抗單粒子鎖存器結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201510969497.2
• 申請日: 2015-12-21
• 公開（公告）號: CN105577160A
• 公開（公告）日: 2016-05-11
• 發(fā)明（設(shè)計）人: 黃正峰;王世超;梁華國;歐陽一鳴;易茂祥;魯迎春;閆愛斌;許曉琳
• 申請（專利權(quán)）人: 合肥工業(yè)大學(xué)
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 安徽合肥華信知識產(chǎn)權(quán)代理有限公司 34112
• 代理人: 余成俊

1.一種基于延時單元的自恢復(fù)抗單粒子鎖存器結(jié)構(gòu)，其特征在于，包括兩個鐘控反相器結(jié)構(gòu)、四個雙輸入反相器結(jié)構(gòu)、兩個傳輸門結(jié)構(gòu)、一個延時單元結(jié)構(gòu)（4）和一個C單元結(jié)構(gòu)（5）；所述的兩個鐘控反相器結(jié)構(gòu)依次為第一鐘控反相器（11）、第二鐘控反相器（12）；四個雙輸入反相器結(jié)構(gòu)依次為第一雙輸入反相器（21）、第二雙輸入反相器（22）、第三雙輸入反相器（23）、第四雙輸入反相器（24）；兩個傳輸門結(jié)構(gòu)依次為第一傳輸門（31）、第二傳輸門（32）；其中每個雙輸入反相器結(jié)構(gòu)均含有第一信號輸入端、第二信號輸入端和信號輸出端；其中C單元結(jié)構(gòu)含有第一信號輸入端、第二信號輸入端和信號輸出端；其中，第一鐘控反相器（11）的信號輸入端為本鎖存器的數(shù)據(jù)輸入端，第一鐘控反相器（11）的信號輸出端分別與第一雙輸入反相器（21）的第一信號輸入端、第三雙輸入反相器（23）的第二信號輸入端、第一傳輸門（31）的信號輸出端、C單元結(jié)構(gòu)（5）的第一信號輸入端相連接；第二鐘控反相器（12）的信號輸入端為本鎖存器的數(shù)據(jù)輸入端，第二鐘控反相器（12）的信號輸出端分別與第一雙輸入反相器（21）的第二信號輸入端、第三雙輸入反相器（23）的第一信號輸入端、第二傳輸門（32）的信號輸入端相連接；第一雙輸入反相器（21）的信號輸出端分別與第二雙輸入反相器（22）的第二信號輸入端、第四雙輸入反相器（24）的第一信號輸入端相連接；第三雙輸入反相器（23）的信號輸出端分別與第二雙輸入反相器（22）的第一信號輸入端、第四雙輸入反相器（24）的第二信號輸入端相連接；第二雙輸入反相器（22）的信號輸出端與第一傳輸門（31）的信號輸入端相連接；第四雙輸入反相器（24）的信號輸出端分別與第二傳輸門（32）的信號輸出端和延時單元（4）的信號輸入端相連接；延時單元（4）的信號輸出端和C單元結(jié)構(gòu)（5）的第二信號輸入端相連接；C單元結(jié)構(gòu)（5）的信號輸出端為本鎖存器的數(shù)據(jù)輸出端；所述的第一鐘控反相器（11）、第二鐘控反相器（12）具有相同的時鐘；第一傳輸門（31）、第二傳輸門（32）具有相同的時鐘。

2.根據(jù)權(quán)利要求1所述的一種基于延時單元的自恢復(fù)抗單粒子鎖存器結(jié)構(gòu)，其特征在于，所述的雙輸入反相器結(jié)構(gòu)由第一PMOS管MP1和第一NMOS管MN1組成；其中，第一PMOS管MP1的漏極與第一NMOS管MN1的漏極相連，為雙輸入反相器結(jié)構(gòu)的信號輸出端；第一PMOS管MP1的柵極接雙輸入反相器結(jié)構(gòu)的第一信號輸入端，第一NMOS管MN1的柵極接雙輸入反相器結(jié)構(gòu)的第二信號輸入端；第一PMOS管MP1的源極接電源VDD，第一NMOS管MN1的源極接地；第一PMOS管MP1的襯底接電源VDD，第一NMOS管MN1的襯底接地。

3.根據(jù)權(quán)利要求1所述的一種基于延時單元的自恢復(fù)抗單粒子鎖存器結(jié)構(gòu)，其特征在于，所述的延時單元結(jié)構(gòu)由4個反相器串聯(lián)組成，所述的反相器包括第一PMOS管MP1和第一NMOS管MN1，第一PMOS管MP1的源極與電源VDD相連，第一PMOS管MP1的漏極與第一NMOS管MN1的漏極相連，形成信號輸出端；第一NMOS管MN1的源極接地；第一PMOS管MP1與第一NMOS管MN1的柵極相連，形成信號輸入端；所述的延時單元結(jié)構(gòu)由第一反相器I1、第二反相器I2、第三反相器I3和第四反相器I4相級聯(lián)組成，第一反相器I1的信號輸出端與第二反相器I2的輸入端相連，第二反相器I2的信號輸出端與第三反相器I3的輸入端相連，第三反相器I3的信號輸出端與第四反相器I4的輸入端相連，第一反相器I1的信號輸入端為整個信號延時電路的輸入端，第四反相器I4的輸出端為整個信號延時電路的信號輸出端。

4.根據(jù)權(quán)利要求1所述的一種基于延時單元的自恢復(fù)抗單粒子鎖存器結(jié)構(gòu)，其特征在于，所述C單元結(jié)構(gòu)由第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2組成；其中，第一PMOS管MP1的柵極與第一NMOS管MN1的柵極相連接，第一PMOS管MP1的柵極與第一NMOS管MN1柵極之間的節(jié)點為C單元電路的第一信號輸入端；第一PMOS管MP1的漏極與第二PMOS管MP2的源極相連接；第二PMOS管MP2的柵極與第二NMOS管MN2的柵極相連接，第二PMOS管MP2的柵極與第二NMOS管MN2柵極之間的節(jié)點為C單元電路的第二信號輸入端；第二PMOS管MP2的漏極與第一NMOS管MN1的漏極相連接，第二PMOS管MP2的漏極與第一NMOS管MN1的漏極之間的節(jié)點為C單元電路的信號輸出入端；第一NMOS管MN1的襯底接地；第一NMOS管MN1的源極與第二NMOS管MN2的漏極相連接，第二NMOS管MN2的源極以及第二NMOS管MN2的襯底均接地；第一PMOS管MP1的源極、第一PMOS管MP1的襯底和第二PMOS管MP2的襯底分別與電源VDD相連接。