[發(fā)明專利]一種分柵式雙位存儲單元閃存的數(shù)據(jù)讀取方法

有效

• 申請?zhí)枺?/td>: 201510939651.1
• 申請日: 2015-12-15
• 公開（公告）號: CN105575432B
• 公開（公告）日: 2019-08-23
• 發(fā)明（設(shè)計(jì)）人: 高超
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅

本發(fā)明提供一種分柵式雙位存儲單元閃存的數(shù)據(jù)讀取方法，將傳統(tǒng)的以參考單元處于“11”狀態(tài)下的電流為讀判斷基準(zhǔn)的方式，改為以參考單元處于“10”狀態(tài)下的電流乘以固定比例后作為讀判斷基準(zhǔn)，保證了讀取判決裕量，提高了分柵式雙位存儲單元閃存數(shù)據(jù)讀取的可靠性；并通過求取多個(gè)參考單元電流平均值的方式，避免了不同批次產(chǎn)品之間的編程性能差異而造成的良率損失；進(jìn)一步地，在每次分柵式雙位存儲單元閃存按塊擦除之后、進(jìn)行新一輪的數(shù)據(jù)讀取之前，均對各個(gè)參考單元進(jìn)行重新編程，將其重新置為“10”狀態(tài)，從而避免了參考單元“10”狀態(tài)的電流值受按塊擦除后的編程深度影響而發(fā)生變化的情況，進(jìn)一步提高了分柵式雙位存儲單元閃存數(shù)據(jù)讀取的可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及FLASH存儲器測試技術(shù)領(lǐng)域，尤其涉及一種分柵式雙位存儲單元閃存的數(shù)據(jù)讀取方法。

背景技術(shù)

閃存(即FLASH存儲器)為一種非易失性固態(tài)存儲裝置，可以電性抹除或?qū)懭霐?shù)據(jù)。相較于其它存儲器，閃存的優(yōu)點(diǎn)包括低功率、非易失性儲存、高效能、物理穩(wěn)定性、可移植性等。閃存廣泛使用于電子裝置，特別是便攜式電子裝置，例如數(shù)碼相機(jī)、個(gè)人數(shù)字助理(PDA)、動態(tài)圖像專家組-1(MPEG-1)或動態(tài)圖像專家組-2(MPEG-2)音頻層面III(簡稱為MP3)播放器、移動電話、平板電腦等。該些電子裝置可使用各種界面協(xié)議，例如安全數(shù)字(SD)、微安全數(shù)字(μSD)、內(nèi)嵌式安全數(shù)字(eSD)、內(nèi)嵌式多媒體卡(eMMC)、通用串行總線(USB)、快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)(PCIe)、串行高級技術(shù)附件(SATA)等。

閃存通常有單位存儲單元(single-bit per cell)閃存和多位存儲單元(multi-bit per cell)閃存兩種類型，單位存儲單元即單層式儲存或單電平單元(Single LevelCell，SLC)，技術(shù)特點(diǎn)是在浮置閘極與源極之中的氧化薄膜更薄，在寫入數(shù)據(jù)時(shí)通過對浮置閘極的電荷加電壓，然后透過源極，即可將所儲存的電荷消除，通過這樣的方式，每個(gè)存儲單元便能存儲1bit的信息，每個(gè)存儲單元經(jīng)寫入后會有兩種可能的狀態(tài)：“0”或“1”，這種技術(shù)能提供快速的程序編程與讀取，不過此技術(shù)受限于Silicon efficiency的問題，但必須要由較先進(jìn)的流程強(qiáng)化技術(shù)(Process enhancements)，才能向上提升SLC制程技術(shù)。多位存儲單元，即多層式儲存或多電平單元(Multi Level Cell，MLC)，其技術(shù)特點(diǎn)是一個(gè)存儲單元可儲存多比特單位信息，每個(gè)存儲單元經(jīng)寫入后會有多于兩種可能狀態(tài)。例如圖1A所示的分柵式雙位存儲單元閃存(即一種2bits/cell FLASH存儲器)，這是一種共享字線式的分柵式閃存，該閃存相比堆疊柵閃存在編程和擦除的時(shí)候都體現(xiàn)出其獨(dú)特的性能優(yōu)勢。從圖1A上可以看出，該閃存包括：半導(dǎo)體襯底100，其上具有間隔設(shè)置的源極區(qū)域200和漏極區(qū)域300；字線400，設(shè)置于所述源極區(qū)域200和漏極區(qū)域300之間；第一存儲位單元500，位于所述字線400與所述源極區(qū)域200之間；第二存儲位單元600，位于所述字線400與所述漏極區(qū)域300之間，其中所述兩個(gè)存儲位單元500、600與所述字線400之間由隧穿氧化層700隔開，所述兩個(gè)存儲位單元500、600分別具有第一控制柵510、第一浮柵520和第二控制柵610、第二浮柵620，所述兩個(gè)控制柵510、610具有間隔地分別設(shè)置于所述兩個(gè)浮柵520、620上。所述兩個(gè)控制柵510、610為多晶硅控制柵，所述兩個(gè)浮柵520、620為多晶硅浮柵，所述字線400為多晶硅選擇柵，所述隧穿氧化層700為氧化硅層。兩個(gè)存儲位單元500、600共用一個(gè)字線400，組成一個(gè)存儲單元，可以節(jié)約所述閃存所占的芯片面積，所述源極區(qū)域200和漏極區(qū)域300之間間隔有兩個(gè)存儲位單元和一個(gè)字線，間距較大，即使隨著半導(dǎo)體制作工藝的不斷發(fā)展，半導(dǎo)體器件的尺寸不斷減小，也不容易發(fā)生短溝道效應(yīng)。在該閃存的實(shí)際應(yīng)用中，通過在字線400、兩個(gè)控制柵510、610以及源極區(qū)域200和漏極區(qū)域300上施加不同的編程電壓，可以將兩個(gè)單位(2bits)的信息分別存入到第一浮柵520和第二浮柵620(閃存存儲單元中存放電荷的部分)中，即分別對兩個(gè)存儲位單元500、600進(jìn)行編程(program)，則1個(gè)存儲單元可存取2bits的數(shù)據(jù)，每個(gè)存儲單元經(jīng)寫入后的可能狀態(tài)：“00”,“10”,“01”，“11”，其中第一浮柵520和第二浮柵620都被編程時(shí)，對應(yīng)的分柵式雙位存儲單元的狀態(tài)為“11”，第一浮柵520和第二浮柵620都未被編程時(shí)，對應(yīng)的分柵式雙位存儲單元的狀態(tài)為“00”，如果僅僅是第一浮柵520或第二浮柵620被編程了，對應(yīng)的分柵式雙位存儲單元的狀態(tài)為“01”或“10”。顯然這種分柵式雙位存儲單元閃存的存儲器容量顯著增加，因此正被廣泛使用。然而，在分柵式雙位存儲單元閃存的編程方法中，由于兩個(gè)邏輯頁的數(shù)據(jù)被編程到一個(gè)物理頁中，因此為執(zhí)行編程操作而花費(fèi)的時(shí)間是相對長的并且執(zhí)行編程操作的過程是相對復(fù)雜的。此外，隨著讀取電流分布的數(shù)量的增加，讀取電流的分布之間的寬度變窄，導(dǎo)致讀取裕量(SensingMargin或read Margin)減少，這帶來了關(guān)于準(zhǔn)確讀取數(shù)據(jù)的顧慮。