[發明專利]薄膜晶體管元件及其制造方法

在審

• 申請號: 201510933455.3
• 申請日: 2015-12-15
• 公開（公告）號: CN105576034A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 張占東
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/77;H01L21/336
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

【技術領域】

本發明是有關于半導體制作工藝，特別是有關于一種薄膜晶 體管元件及其制造方法。

【背景技術】

低溫多晶硅(low-temperaturepolysilicontechnology,簡稱 LTPS)薄膜晶體管液晶顯示器具有容易實現薄型化、輕量、高可 靠性、高分辨率顯示等優點，已逐漸成為市場上的主流。

在LTPS薄膜晶體管元件制作中，因溝道長度越來越短，短 溝道效應愈發明顯。短溝道效應造成N型薄膜晶體管(NTFT)元 件特性異常，如臨界電壓(Vth)偏大、關態電流(offcurrent)偏高， 為了避免此類異常，一般NTFT元件制作均會在N+半導體層和 溝道之間增加一段輕摻雜區域N-(LDD,LightlyDopedDrain)， 進而避免薄膜晶體管元件特性異常，但此元件信賴性與穩定性不 佳。

在傳統的LTPS薄膜晶體管元件制作工藝的流程中，首先會 于玻璃基板上沉積緩沖層，接著沉積非晶硅(a-Si)層，經過準分 子激光退火(ExcimerLaserAnnealing，簡稱為ELA)制程將非晶 硅層轉變成多晶硅(poly-Si)層，進行有源島(activeisland)的成 形，即形成TFT元件的有源層(第1道掩膜)，進行溝道摻雜 (channeldoping)形成溝道，之后再通過兩道掩膜定義高濃度摻雜 N+區域和低濃度摻雜N-區域(第2道和第3道掩膜)，再形成柵 絕緣層和柵電極層，再通過光刻膠定義柵電極圖形(第4道掩膜)， 經過蝕刻形成柵電極，之后再進行層間電介質(ILD)層、接觸孔 (第5道掩膜)、漏/源電極的成形(第6道掩膜)，進而完成LTPS 薄膜晶體管元件的整個制程。從有源層到漏/源電極的成形的過 程共需6道掩膜。

上述的LTPS薄膜晶體管元件的半導體層制備工藝復雜，需 要增加掩膜(Mask)工藝的數量，這使得薄膜晶體管陣列基板的制 造成本過高。

故，有必要提供一種薄膜晶體管元件及其制造方法，以解決 現有技術所存在的問題。

【發明內容】

有鑒于現有技術的缺點，本發明的主要目的在于提供一種薄 膜晶體管元件及其制造方法，以解決現有的LTPS薄膜晶體管元 件的半導體層制備工藝復雜的問題。

為達成本發明的前述目的，本發明提供一種薄膜晶體管元件 的制造方法，其包含下列步驟：在基板上形成一有源層；對有源 層進行通道摻雜；形成一圖案化光阻層于該有源層上，其中該圖 案化光阻層具有一第一部分、一第二部分及鏤空部分，且第一部 分的厚度大于第二部分的厚度，其中第一部分覆蓋有源層的中央 位置；第二部分覆蓋于有源層的兩側；鏤空部分位于第一部分與 第二部分之間以將第一部分與第二部分隔開，且所述鏤空部分露 出有源層的一部分；通過蝕刻使露出于所述鏤空部分的有源層厚 度變薄；移除圖案化光阻層的第二部分，以裸露出對應的有源層 部分；對有源層的裸露部分進行高劑量離子摻雜，使較厚的有源 層形成高濃度摻雜區，較薄的有源層形成低摻雜區；移除剩余的 圖案化光阻層，并形成一柵極絕緣層；于柵極絕緣層上形成一金 屬層，并(通過第4道掩膜)圖案化所述金屬層以定義出柵極；于 柵極絕緣層上形成一層間電介質層以覆蓋所述柵極；于所述層間 電介質層上形成位置對應高濃度摻雜區的接觸孔；以及于接觸孔 內形成漏/源極金屬層。

在本發明的一實施例中，所述形成圖案化光阻層于該有源層 上的步驟是采用半色調掩膜工藝、灰色調掩模工藝或單狹縫掩膜 工藝。

在本發明的一實施例中，所述在基板上形成一有源層的步驟 是在基板上沉積一非晶硅層，并使非晶硅層結晶化成為多晶硅 層，再通過掩膜工藝將多晶硅層圖案化，從而定義出所述有源層。

在本發明的一實施例中，所述使非晶硅層結晶化成為多晶硅 層的方式為準分子激光退火工藝。

在本發明的一實施例中，所述移除圖案化光阻層的第二部分 的步驟是采用干法灰化工藝。

本發明另提供一種薄膜晶體管元件，其包括一基板；一有源 層，形成于所述基板，所述有源層包含高濃度摻雜部分與低濃度 摻雜部分，其中所述低濃度摻雜部分的厚度小于所述高濃度摻雜 部分。