[發(fā)明專利]一種電子元器件引腳配準(zhǔn)PCB板孔的定位優(yōu)化方法

有效

• 申請?zhí)枺?/td>: 201510875264.6
• 申請日: 2015-12-02
• 公開（公告）號(hào): CN106815829B
• 公開（公告）日: 2020-06-30
• 發(fā)明（設(shè)計(jì)）人: 阮仕濤
• 申請（專利權(quán)）人: 深圳市祈飛科技有限公司
• 主分類號(hào): G06T7/00
• 分類號(hào): G06T7/00;G06T7/30;G06T7/70
• 代理公司: 深圳市順天達(dá)專利商標(biāo)代理有限公司 44217
• 代理人: 李琴

本發(fā)明公開了一種電子元器件引腳配準(zhǔn)PCB板孔的定位優(yōu)化方法，用于自動(dòng)插件機(jī)在插件的過程中，包括如下步驟：S1、獲取初始位置信息；S2、利用徑向基算法定義第一優(yōu)化目標(biāo)函數(shù)；S3、利用梯度上升法對(duì)第一優(yōu)化目標(biāo)函數(shù)搜索極值K次獲取K個(gè)極大值；S4、根據(jù)極大值檢驗(yàn)是否存在電子元器件的引腳超出PCB板孔，若存在，執(zhí)行步驟S5，若不存在，結(jié)束定位優(yōu)化；S5、利用徑向基算法定義第二優(yōu)化目標(biāo)函數(shù)；S6、利用梯度下降法對(duì)第二優(yōu)化目標(biāo)函數(shù)搜索極值K次獲取K個(gè)極小值；S7、根據(jù)極小值再次檢驗(yàn)電子元器件的引腳能否插入PCB板孔中，結(jié)束定位優(yōu)化。實(shí)施本發(fā)明的有益效果是，實(shí)現(xiàn)獲取電子元器件的引腳和PCB板孔配準(zhǔn)的最優(yōu)值。

技術(shù)領(lǐng)域

本發(fā)明涉及插件機(jī)中電子元器件引腳與PCB板孔配準(zhǔn)方法，更具體地說，涉及一種基于徑向基函數(shù)(Radial Basis Function,RBF)搜索算法的電子元器件引腳配準(zhǔn)PCB板孔的定位優(yōu)化方法。

背景技術(shù)

隨著高科技的發(fā)展以及人們對(duì)生活水平要求的提高，消費(fèi)市場對(duì)緊湊型、高性能的電子產(chǎn)品的需求量越來越大。此外現(xiàn)如今的可編程集成電路擁有很多的引腳、具有很強(qiáng)的功能，并且很多都采用了具有創(chuàng)新意義的組裝形式。由于大部分電子元器件都是非常多的引腳數(shù)量和很小的外形尺寸，絕大部分元器件僅能夠采用微細(xì)間距的封裝形式，微細(xì)間距的元器件所擁有的引腳非常脆弱，間距只有0.508mm(20mils)或者說間隙幾乎沒有。PCB線路板目前也是朝著高密度化，高精度化以及高集成化的方向發(fā)展，所以對(duì)于印刷板的針孔的大小和定位也提出嚴(yán)格的要求。

在自動(dòng)高速插件操作過程中，一方面由于機(jī)械手抓取時(shí)導(dǎo)致微細(xì)間距的元器件會(huì)遇到共面性和其他形式的引腳損傷因素的威脅；另一方面在高速的運(yùn)動(dòng)的機(jī)器中會(huì)導(dǎo)致振動(dòng)而引起引腳與電路板針孔配合出現(xiàn)一定的誤差；此外對(duì)于元器件引腳本身出現(xiàn)的一定的歪斜，而且這種細(xì)微的傾斜在視覺檢查中無法檢測到。以上幾種情況的出現(xiàn)，都會(huì)引起引腳在插進(jìn)PCB板的過程中導(dǎo)致引腳與電路板的針孔產(chǎn)生刮碰。在引腳和PCB受到輕微損傷的時(shí)候，將導(dǎo)致焊接點(diǎn)的可靠性和電子元件使用壽命出現(xiàn)問題；如果出現(xiàn)電子元器件引腳刮花嚴(yán)重時(shí)還會(huì)損傷PCB板以及造成電子元器件的浪費(fèi)并且需要重新抓取電子元件再插件影響生產(chǎn)效率，這樣導(dǎo)致成本大大上升的同時(shí)也造成很多不必要的浪費(fèi)。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種電子元器件引腳配準(zhǔn)PCB板孔的定位優(yōu)化方法。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：構(gòu)造一種電子元器件引腳配準(zhǔn)PCB板孔的定位優(yōu)化方法，用于自動(dòng)插件機(jī)在插件的過程中，包括如下步驟：

S1、獲取電子元器件和PCB板孔的初始位置信息；

S2、利用徑向基算法定義第一優(yōu)化目標(biāo)函數(shù)；

S3、利用梯度上升法對(duì)所述第一優(yōu)化目標(biāo)函數(shù)搜索極值K次以獲取K個(gè)極大值；

S4、根據(jù)所述極大值檢驗(yàn)是否存在電子元器件的引腳超出PCB板孔，若存在，則執(zhí)行步驟S5，若不存在，結(jié)束定位優(yōu)化；

S5、利用徑向基算法定義第二優(yōu)化目標(biāo)函數(shù)；

S6、利用梯度下降法對(duì)所述第二優(yōu)化目標(biāo)函數(shù)搜索極值K次以獲取K個(gè)極小值；

S7、根據(jù)所述極小值再次檢驗(yàn)所述電子元器件的引腳能否插入PCB板孔中，結(jié)束定位優(yōu)化。