[發明專利]一種電子元器件引腳配準PCB板孔的定位優化方法

有效

• 申請號: 201510875264.6
• 申請日: 2015-12-02
• 公開（公告）號: CN106815829B
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 阮仕濤
• 申請（專利權）人: 深圳市祈飛科技有限公司
• 主分類號: G06T7/00
• 分類號: G06T7/00;G06T7/30;G06T7/70
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 李琴

本發明公開了一種電子元器件引腳配準PCB板孔的定位優化方法，用于自動插件機在插件的過程中，包括如下步驟：S1、獲取初始位置信息；S2、利用徑向基算法定義第一優化目標函數；S3、利用梯度上升法對第一優化目標函數搜索極值K次獲取K個極大值；S4、根據極大值檢驗是否存在電子元器件的引腳超出PCB板孔，若存在，執行步驟S5，若不存在，結束定位優化；S5、利用徑向基算法定義第二優化目標函數；S6、利用梯度下降法對第二優化目標函數搜索極值K次獲取K個極小值；S7、根據極小值再次檢驗電子元器件的引腳能否插入PCB板孔中，結束定位優化。實施本發明的有益效果是，實現獲取電子元器件的引腳和PCB板孔配準的最優值。

技術領域

本發明涉及插件機中電子元器件引腳與PCB板孔配準方法，更具體地說，涉及一種基于徑向基函數(Radial Basis Function,RBF)搜索算法的電子元器件引腳配準PCB板孔的定位優化方法。

背景技術

隨著高科技的發展以及人們對生活水平要求的提高，消費市場對緊湊型、高性能的電子產品的需求量越來越大。此外現如今的可編程集成電路擁有很多的引腳、具有很強的功能，并且很多都采用了具有創新意義的組裝形式。由于大部分電子元器件都是非常多的引腳數量和很小的外形尺寸，絕大部分元器件僅能夠采用微細間距的封裝形式，微細間距的元器件所擁有的引腳非常脆弱，間距只有0.508mm(20mils)或者說間隙幾乎沒有。PCB線路板目前也是朝著高密度化，高精度化以及高集成化的方向發展，所以對于印刷板的針孔的大小和定位也提出嚴格的要求。

在自動高速插件操作過程中，一方面由于機械手抓取時導致微細間距的元器件會遇到共面性和其他形式的引腳損傷因素的威脅；另一方面在高速的運動的機器中會導致振動而引起引腳與電路板針孔配合出現一定的誤差；此外對于元器件引腳本身出現的一定的歪斜，而且這種細微的傾斜在視覺檢查中無法檢測到。以上幾種情況的出現，都會引起引腳在插進PCB板的過程中導致引腳與電路板的針孔產生刮碰。在引腳和PCB受到輕微損傷的時候，將導致焊接點的可靠性和電子元件使用壽命出現問題；如果出現電子元器件引腳刮花嚴重時還會損傷PCB板以及造成電子元器件的浪費并且需要重新抓取電子元件再插件影響生產效率，這樣導致成本大大上升的同時也造成很多不必要的浪費。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種電子元器件引腳配準PCB板孔的定位優化方法。

本發明解決其技術問題所采用的技術方案是：構造一種電子元器件引腳配準PCB板孔的定位優化方法，用于自動插件機在插件的過程中，包括如下步驟：

S1、獲取電子元器件和PCB板孔的初始位置信息；

S2、利用徑向基算法定義第一優化目標函數；

S3、利用梯度上升法對所述第一優化目標函數搜索極值K次以獲取K個極大值；

S4、根據所述極大值檢驗是否存在電子元器件的引腳超出PCB板孔，若存在，則執行步驟S5，若不存在，結束定位優化；

S5、利用徑向基算法定義第二優化目標函數；

S6、利用梯度下降法對所述第二優化目標函數搜索極值K次以獲取K個極小值；

S7、根據所述極小值再次檢驗所述電子元器件的引腳能否插入PCB板孔中，結束定位優化。