[發明專利]一種可重構的處理器架構及其重構方法

有效

• 申請號: 201510868187.1
• 申請日: 2015-11-27
• 公開（公告）號: CN105512088B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 劉小明;洪一;馬強;黃光紅;王媛;劉谷;李巖;萬曉佳
• 申請（專利權）人: 中國電子科技集團公司第三十八研究所
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 合肥市浩智運專利代理事務所(普通合伙) 34124
• 代理人: 丁瑞瑞

一種可重構的處理器架構，其內部包含4個指令緩存、16個運算宏、共享數據存儲器、共享程序存儲器及外設，所述16個運算宏通過4條指令總線連接到指令緩存，指令緩存連接到交叉開關，各外設也與交叉開關連接，運算宏、交叉開關連接到共享數據存儲器，指令緩存連接到共享程序存儲器，指令總線采用流水的方式；該可重構的處理器包含兩種工作模式：離散和重組模式；重組模式將運算宏及指令流水進行重組，構建不同規模的邏輯核。本發明還提供了一種重構方法。本發明的優點在于：針對不同應用需求，進行處理器結構重組，實現不同應用特征下的計算平臺通用化，統一處理器架構，方便用戶學習。

技術領域

本發明涉及一種可重構的處理器架構，屬微處理器設計技術領域。

背景技術

現代信號處理應用中，任務級并行與數據級并行兩種處理模式兩極分化的情況日益嚴重。工程實現中，針對不同應用領域的要求，需構建不同的處理器硬件平臺。面向任務級并行，需構建多核處理器平臺，適應多任務并發的要求；而數據級并行，則需構建單核處理器平臺，面向單任務應用，選擇處理能力強的單核處理器搭建系統。任務需求的多樣性，導致處理器架構繁多，用戶學習實現不便。

具有可重構架構的處理器可針對不同應用需求，進行處理器結構重組，力求解決不同應用特征下，計算平臺通用化的問題，是目前國內外研究熱點。

發明內容

本發明的所要解決的技術問題在于提供一種在不同應用特征下，計算平臺能夠通用化的可重構的處理器架構。

本發明采用以下技術方案解決上述技術問題的：一種可重構的處理器架構，其內部包含4個指令緩存、16個運算宏、共享數據存儲器、共享程序存儲器及外設，所述16個運算宏通過4條指令總線連接到指令緩存，指令緩存連接到交叉開關，各外設也與交叉開關連接，運算宏、交叉開關連接到共享數據存儲器，指令緩存連接到共享程序存儲器，指令總線采用流水的方式；

該可重構的處理器包含兩種工作模式：離散和重組模式；

離散模式：該模式下的處理器形成一個4核同構處理器，每核均包含4個運算宏，1個指令緩存及1條指令總線；

重組模式：該模式將運算宏及指令流水進行重組，構建不同規模的邏輯核，處理器內部根據需要選擇是1個核，或者2個核、或者3個核或者4個核，每一個核內部的包含1-16個運算宏。

作為進一步具體的技術方案，每條指令總線一次能夠發射8條48bit指令字，單指令最多能夠驅動16運算宏參與計算，內部不使用的指令流水和運算宏設置成低功耗模式。

作為進一步具體的技術方案，每個運算宏包含私有的數據存儲器、分配譯碼邏輯、運算部件及直接內存存取控制器；

運算部件由一個128*32bit字的本地通用寄存器組、8個算數邏輯單元、8個乘法器、4個移位器和1個超算器構成，支持16bit、32bit、單精度和雙精度浮點格式數據計算，通用寄存器作為數據暫存設備負責運算部件與宏內私有數據存儲器之間的數據交互，運算宏內部包含3條獨立的64bit數據總線。

作為進一步具體的技術方案，所述可重構的處理器架構的指令總線采用流水方式，共15級，劃分為前段和后段兩個部分，前段7級流水，后段8級，其中，指令總線前段為邏輯核的公共部分，每個邏輯核1條共4條；指令總線后段處于每個運算宏的內部，為每個運算宏私有，共16條。

作為進一步具體的技術方案，數據及程序均按照32bit的位寬進行存儲，采用字節編址，處理器采用48bit指令集，機器碼位寬均為48bit，邏輯核每個時鐘周期最多接收8條48bit單字指令，所有子程序及中斷服務程序的入口地址均為16個32bit字對齊。