[發明專利]一種基于FPGA的四口RAM

在審

• 申請號: 201510864403.5
• 申請日: 2015-12-01
• 公開（公告）號: CN105373494A
• 公開（公告）日: 2016-03-02
• 發明（設計）人: 呂波;張涌;岳振;黃侃;石永彪
• 申請（專利權）人: 中國科學院上海技術物理研究所
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 郭英

1.一種基于FPGA的四口RAM，它包括一個雙口RAM模塊、四個緩存模 塊和兩個控制模塊，其特征在于：

所述的四口RAM建立在FPGA芯片上，其中：所述的四個緩存模塊，每 個緩存模塊由3個FIFO構成，分別為用于緩存外部多處理器讀或寫信號的命 令FIFO、緩存地址的地址FIFO和緩存數據的數據FIFO，

所述的四口RAM中雙口RAM模塊的兩個端口和四個緩存模塊輸出端口 的控制通過兩個控制模塊實現，所述的控制模塊由有限狀態機來實現，一個控 制模塊控制兩個緩存模塊的輸出端口和其分時復用雙口RAM的一個端口。

2.根據權利要求1所述的一種基于FPGA的四口RAM，其特征在于：所 述的控制模塊的有限狀態機實現步驟如下：

1)FPGA上電啟動后，有限狀態機啟動。若兩個緩存模塊的命令FIFO同 時非空時，為了分時復用目的，將兩個緩存模塊分級，處于高優先級的需要優 先處理，低優先級則需要處理完高優先級的讀寫操作后再處理；

此狀態下首先檢測需要優先處理的緩存模塊的命令FIFO是否非空，若非 空則進入該緩存模塊的讀寫操作，否則檢測另外一個緩存模塊的命令FIFO是 否非空，若非空則進入該緩存模塊的讀寫操作，否則，若同時空將繼續處于空 狀態；

2)給出緩存模塊的命令FIFO讀使能，讀出緩存的讀或寫信號，并判斷是 讀信號還是寫信號；

3)若步驟2)判斷為寫信號時，則給出緩存模塊的地址FIFO和數據FIFO 的讀使能，讀出地址和數據，并寫入雙口RAM；

若步驟2)判斷為讀信號時，則給出緩存模塊的地址FIFO的讀使能，讀 出地址，并從雙口RAM讀出數據；

4)若步驟2)和步驟3)操作的是高優先級的緩存模塊，則操作完畢后， 檢測低優先級緩存模塊的命令FIFO是否非空，若非空則重復步驟2)和步驟 3)步驟進行讀寫操作，否則返回空狀態；若步驟2)和步驟3)操作的是低 優先級的緩存模塊，則直接返回空狀態。