[發明專利]芯片版圖設計方法有效
| 申請號： | 201510853934.4 | 申請日： | 2015-11-30 |
| 公開（公告）號： | CN105373668B | 公開（公告）日： | 2018-06-19 |
| 發明（設計）人： | 周喆 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | G06F17/50 | 分類號： | G06F17/50 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 郭四華 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 網表 標準單元庫 邏輯綜合 邏輯集成 芯片版圖 門級網表文件 版圖設計 單一芯片 輸入文件 數字電路 單芯片 芯片 | ||
1.一種芯片版圖設計方法，其特征在于，用于實現在單芯片中集成多套標準單元庫，邏輯設計形成芯片數字電路的原理圖，在邏輯設計完成之后包括如下步驟：
步驟一、進行邏輯綜合形成門級網表文件；所述邏輯綜合包括如下分步驟：
步驟11、對邏輯設計的芯片數字電路進行功能模塊的劃分；步驟11中根據面積、速度和功耗的要求不同將所述芯片數字電路劃分成多個相應的所述功能模塊；
步驟12、根據功能模塊的不同選擇對應的標準單元庫；步驟12中根據各所述功能模塊的對面積、速度和功耗的要求不同選擇對應的所述標準單元庫；
步驟13、分別根據對應的標準單元庫對各所述功能模塊進行邏輯綜合形成各所述功能模塊對應的模塊網表；
步驟14、對各所述功能模塊對應的模塊網表進行集成形成整個芯片數字電路的邏輯集成項目網表；
步驟二、根據步驟一形成的各所述模塊網表分別制作出各所述功能模塊所對應的模塊版圖；從各所述模塊版圖中分別產生各所述功能模塊對應的Liberty模型和LEF文件；
步驟三、由步驟二中產生的各所述功能模塊對應的Liberty模型和LEF文件以及步驟一中選定的各所述功能模塊的標準單元庫作為項目版圖設計的輸入文件，根據所述邏輯集成項目網表制作出整個芯片數字電路的版圖，該整個芯片數字電路的版圖集成了多套標準單元庫。
2.如權利要求1所述的芯片版圖設計方法，其特征在于：步驟二中采用自動版圖設計工具根據各所述模塊網表進行自動布局布線分別制作出各所述功能模塊所對應的模塊版圖。
3.如權利要求1或2所述的芯片版圖設計方法，其特征在于：步驟二通過執行模型產生腳本從各所述模塊版圖中分別產生各所述功能模塊對應的Liberty模型和LEF文件。
4.如權利要求1所述的芯片版圖設計方法，其特征在于：步驟三中采用自動版圖設計工具根據所述邏輯集成項目網表進行自動布局布線制作出整個芯片數字電路的版圖。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201510853934.4/1.html，轉載請聲明來源鉆瓜專利網。
